【已解决】有人碰到过Calibre LVS通过但流片出来VDD和VSS短路的情况吗?

meteor_lxy

最近在T65 下碰到这种情况，5个人花了3天时间反复检查gds数据，重新做LVS、ERC，还是没发现哪里短路了。
真是点背啊，5年前在S 0.18um工艺下流片就碰到过类似情况，找了一个多月没有找到短路原因，后来S给优惠重投了一次，就好了。
恳请高人指点迷津，可以从哪些方面着手查找原因呢？

icfbicfb

erc有没有 soft connect，或者其他error， soft connect通过od，nwell，psub连接也算吧，

怎么查出short的， 是没法上电是吧 ,泄漏电流很大？

meteor_lxy

回复 1# meteor_lxy


    顶起，求高人指点！

meteor_lxy

回复 2# icfbicfb


    还没有上电，用万用表测量VDD和VSS凸点之间的电阻只有0.2ohm左右，用万用表的二极管特性档位测量VDD和VSS凸点之间的电压只有20多mV，板级工程师和封装厂的工程师都说是短路了！
   btw：同一个圆片上的另一个设计芯片的VDD和VSS之间电阻有4ohm，上电后可正常工作。

icfbicfb

难道是封装和 pcb级别的error？

meteor_lxy

回复 5# icfbicfb


    先是在封装后的芯片上直接用万用表测试发现VDD和VSS之间阻值很小（0.2ohm），后来请封装工程师在划片后封装前的裸片上用万用表测试二极管特性，VDD和VSS凸点之间电压只有20多mV。应该可以排除PCB和封装管壳的问题。
   补充下ERC检查的结果，ERC报告下列问题：
       1、mnpg（MOS erc_nmos_gates S/D connect to POWER&GROUND）
       2、mppg（MOS erc_pmos_gates S/D connect to POWER&GROUND）
       3、npvss49（ntap connect to GROUND）
       4、npvdd49（ptap connect to POWER）
       5、floating.nxwell_float（nxwell_float is not connected to POWER）
           6、floating.psub（psub is not connected to GROUND）
      其中，1、2、3、4发生在TSMC standIO PVSS1ANA/PVSS1DGZ等单元内，TSMC IO手册明确说明需要waived；
          5发生在编译产生的memory内部，6发生在模拟PLL内，应不会导致VDD、VSS短路。

sanxia

还真没碰到这种情况，
设计中有没有block box的IP，merge后有没有做过LVS？
另外foundry生产时也可能有问题，他们应该有一些测试的数据，看看有没有异常。

我碰到过foundry为了省成本，把光刻胶的厚度减小了，NW注入时，很多地方挡不住，直接穿过去了，结果良率一塌糊涂……

damonzhao

有过几年经验的老鸟想LVS把VDD/VSS弄短接的概率很小很小的
不排除foundry的ESD没做好，或其他原因
可以要照片看看

icfbicfb

memory 怎么会floating nwell呢，
pll 的floating psub怎么回事，

可以看看，  nwell，pwell没有偏置会造成latch-up，不知道是不是这个原因

meteor_lxy

回复 7# sanxia


  我们走的是private MPW，一起流了两个芯片，同一批原片上的另一个芯片测试功能正确，频率达到要求，所以目前很难说foundry把什么层做错了。
  发现短路的这个芯片没有需要merge gds的IP，而另一个功能正常的芯片反而是做了IP merge的。