在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: meteor_lxy

[求助] 【已解决】有人碰到过Calibre LVS通过但流片出来VDD和VSS短路的情况吗?

[复制链接]
发表于 2012-2-7 11:59:55 | 显示全部楼层
不错不错,很好的一个探讨,学习了!
发表于 2012-2-7 14:26:10 | 显示全部楼层
从来没遇到过哦.
发表于 2012-2-7 15:02:12 | 显示全部楼层
封装!!!
发表于 2012-2-11 22:40:15 | 显示全部楼层
楼主很赞啊  呵呵 精神可嘉
发表于 2012-2-13 09:27:33 | 显示全部楼层
楼主人真好
发表于 2013-6-3 06:34:51 | 显示全部楼层
感谢分享
发表于 2013-7-19 12:40:02 | 显示全部楼层
本帖最后由 peterlin2010 于 2013-7-19 12:43 编辑

guard ring 可能接錯了 ..

p+ 一般都接 psub => gnd ..
可能 p+ 誤接電壓

package 出錯也可能


別以為有 lvs 就都不會錯..

有些LAYOUT 如果 LVS 沒定義好拿 mos 4 terminal ..
但實際LAYOUT 外還有 一圈 ring ..
  schematic 沒有的, 下層RUN 不會有問題

TOP RUN 才可能發現
发表于 2013-7-25 22:30:25 | 显示全部楼层
谢谢楼主,实例教学啊。
发表于 2014-4-10 16:31:29 | 显示全部楼层
谢谢分享学习了
发表于 2014-4-22 14:04:24 | 显示全部楼层
xue xi le
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 07:34 , Processed in 0.026426 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表