面试小考题，有图有真相！

chris_li · 发表于 2011-12-27 10:02:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 chris_li 于 2011-12-28 15:19 编辑

如上图所示，请问 A->FF2 是否需要检查timing，如果需要的话，请计算 A->FF2 的setup是否满足，slack=? 已知条件如下：
create_clock clk1 -period 10n
create_clock clk2 -period 40n
set_clock_uncertainty -setup 50p clk1
set_clock_uncertainty -setup 200p clk2
set_false_path -hold -from clk1 to clk2
set_false_path -hold -from clk2 to clk1
set_input_delay -clock clk2 1n A
library setup (FF1/FF2) = 150p
AOI delay = 0.5n
C1 delay = 8.5n
C2 delay = 5n

chlor · 发表于 2011-12-27 10:26:49

clkb是不是应该设input_delay啊，而不设clock source latency啊？

chris_li · 发表于 2011-12-27 10:29:17

本帖最后由 chris_li 于 2011-12-28 15:22 编辑

clkb是不是应该设input_delay啊，而不设clock source latency啊？
chlor 发表于 2011-12-27 10:26

登录/注册后可看大图

嗯， clkb本身是clock，约束和一般clock一样比如uncertainty

chris_li · 发表于 2011-12-28 15:21:05

顶一下

shiyinjita · 发表于 2011-12-28 17:05:33

回复 1# chris_li

楼主，你面试的是IC还是FPGA啊？要是FPGA的面试题是这样，有些难度了

haifeng211 · 发表于 2011-12-28 21:01:00

50P不知道对不

wddxsh · 发表于 2011-12-28 23:23:37

A相对于clk1没有input_delay的话，slack是0.8ns吧。

wangminhua2 · 发表于 2011-12-28 23:31:18

跟着你们学习

vick12345y · 发表于 2011-12-29 00:00:32

学习马上也要找工作了

lyz543212 · 发表于 2011-12-29 09:47:46

A和FF2之间有通路PATH，要检查timing

FF1和FF2之间的通路不需要检查timing,因为异步时钟

[求助] 面试小考题，有图有真相！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] 面试小考题， 有图有真相！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] 面试小考题，有图有真相！