后端面试--每日一题（011）

paulszicc · 发表于 2011-5-30 14:31:34

感觉大家都在纠缠在blockage/space 这一方面，有没有想到比较烂的special route 也会经常导致routing congestion呢，比如io与ip 之间 20um space，你用m1 走track，然后一18um m6纵向与m1打满孔，是不是封死了所有层次的metal routing track ? 可能这比较极端，那你用一8um m6走呢，可能碰巧所有的信号线都走得通，不过也都min width/ min space了。也或者走不通了，就差一两跟，其实这种情况还是挺多的，就是fp 做的烂了点。

陈涛 · 发表于 2011-5-30 16:13:36

这点很重要！
应该尽量减少power route占有的资源，谨慎选择power mesh使用的金属层，VIA的大小等。在detail route完成之后，你如果已经试了各种解决signal congestion的方法，还有少量DRC无法解决时，可以考虑切掉部分power mesh

paulszicc · 发表于 2011-5-30 16:34:38

是的，detail routing之后，看一下比较紧张的地段，可以灵活地切除一些mesh并且不影响em/ir的情况下，或者顺着数据流灵活改变一下孔的array ,还是上面例子，m1~m6,必有v1 m2 v2 m3 v3 m4 v4 m5等layer，比如你的array 阵列是50 x 50 （当然层次不一样，空width/pitch 不同），不切除mesh,把array 改为30x50 ，可能就让出了m2 m4 纵向几十个channel ，可能效果立竿见影，又没有影响太大的em能力，假设m6是main power line , m1是local的。类似的细节是提升后端品质的一个很好的因素。在routing有问题的时候大动干戈去移ip是很不好的做法，动作过大，over work了，很多时候分析一下p/g special line，可能会有好的效果。