在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11897|回复: 17

[求助] 在encounter'中做时钟树遇到了些问题求教~~

[复制链接]
发表于 2011-8-2 12:33:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一个小模块大概就100个寄存器和几十个与非门,自己在外面加了一些pad。Encounter 读入的SDC文件是直接从DC导出来的,没修改过。做完时钟树发现,整个模块只在clk路径中pad和core之间的加了一个buf,其他clk路径上均未加入时钟树。我设置的最大fanout是3,但是报告中显示的clk路径上的fanout有60多,存在着vilotion。。这是什么原因呢,求教啊~~~
发表于 2011-8-2 14:04:07 | 显示全部楼层
你是不是对clk同时也设置了ideal network属性
发表于 2011-8-2 14:52:54 | 显示全部楼层
我也求解,大侠
发表于 2011-8-2 15:03:42 | 显示全部楼层
应该单独对clk tree做max fanout约束。另外不肯定你的sdc是对的。。。
 楼主| 发表于 2011-8-2 16:55:28 | 显示全部楼层
回复 2# jun_dahai

没有对clk做ideal设置,到时对reset信号做了ideal设置,这个没影响吧。
 楼主| 发表于 2011-8-2 16:59:25 | 显示全部楼层
回复 4# yueluofenghen

对clk tree做了fanout的约束了。。在encounter中已经报出fanoutviolation,应该已经识别出fanout不满足了吧,但是做CTS根本不往里面加buf来改善情况。。只在pad和core之间的clk路径上加了一个buf。。。
发表于 2011-8-2 17:22:16 | 显示全部楼层
你的ctstch文件怎么写的呢?
 楼主| 发表于 2011-8-3 10:00:40 | 显示全部楼层
回复 7# damonzhao
AutoCTSRootPin iClk
Period         4.22ns
MaxDelay       4.22ns
MinDelay       0ns   
MaxSkew        100ps
SinkMaxTran    200ps
BufMaxTran     200ps
Buffer         CLKBUFX1 ......
NoGating       NO
DetailReport   YES
ThroughPin
END
发表于 2011-8-3 10:14:39 | 显示全部楼层
MaxDelay       1ns
MaxSkew        200ps

Buffer CLKBUFX8 CLKBUFX16 CLKBUFX20

MaxFanout 10
 楼主| 发表于 2011-8-3 10:50:55 | 显示全部楼层
回复 9# damonzhao

谢谢楼上的哈~~~出来了,弱问maxskew为什么要把100ps改成200ps呢。。。CTS不是让skew越来越小的吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 19:01 , Processed in 0.021339 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表