LDO设计高手来帮帮忙看看咋回事哦

pengjgmail

CL小,开关频率低,可以计算在这个周期的电压降,将RL改大试试

桦香

再补充问一下，pass transistor 应该取很大宽长比来保证大电流负载时工作在饱和区，还是应该取较小些工作在线性区就可以了？取太大的话，大电流负载时饱和但是小电流时就很难关掉，spice仿真会说它cutoff，不过个人觉得应该不是在cutoff，还是有一点电流的，至少feedback resistor会流过一点电流，应该是在亚阈值，这样对不？

wind2000sp3

回复 10# 桦香


    理论上，LDO从上电开始直到稳态，途中会经历各种电源电压和负载的突变，只能说是一个准线性系统。这东西做稳定性分析的话光用相位裕度的方法就不够了，内奎斯特圆的办法会好一点，但是我也不会，呵呵~~

    从咱们工程师的角度上来说，Gm小就保证线性区比较大，增益带宽积低就可以保证EA在线性区的时间，从而不会工作的像个比较器一样。（就像你的第二个图似的）。我也是个经验值，100KHz上下的Bw会合理一些。

hezudao

回复 8# 桦香


    hi
Thank you for your reply, and indeed you already provided quite a lot of information. But still without more numbers, it seems hard to detect where the problem really is. My suspects are:

1. In your circuit there are at least three loops, while you only provide bode plot for one, the outer one. There are still two more loops which can cause stability problem, the one with miller cap and the one inside super source follower. Remember there are three prerequsites that PM,GM could be used for stability judgement, and of which the first one is that loop gain itself should be stable. put stb probe inside these loops to check PM.

2. transient induced unstable. As you said Mn24 and Mn25 are off at the beginning of power up, probably  due to bootstrap, which might be worse for light load. Other transistor might also not be in proper state like cascode transistor connected to miller cap. If your LDO is used in SOC (instead of general purpose LDO), you might ask for power down and power down delay signal to control you startup sequence properly.

inf

回复 13# wind2000sp3


    gm小，怎么把线性区拉大啊

longqingshan

电路中有复极点；米勒电容两端开环传输函数有>=2个极点，闭环传输函数计算时即可能出现复极点。具体计算很麻烦，我也没算过。你看你的增益曲线并不是-20db/dec平滑过渡到-40db/dec,而是中间有段尖锐的变化。你可以细化频率步长进行仿真，然后观察一下现象。

buckaroo

这篇paper你估计连标题都没看，我原来看过这篇paper，大概JSSC上的，是一个capless LDO
什么是capless LDO，就是输出那地方的负载电容很小，主极点在电路内部，那挂着一个miller补偿电容（位置不同也叫ahuja 补偿）
AC仿真多大的负载，transient就多大负载，AC没问题，那么tran也应该没什么问题。

pyle

回复  桦香


    hi
Thank you for your reply, and indeed you already provided quite a lot of in ...
hezudao 发表于 2011-5-14 05:03

                               
登录/注册后可看大图

这应该是一个正确的思路。对于一个多环系统，其稳定性的分析通常是很复杂甚至根本无解的，更不用说简单的波特图就能说明问题了。单从仿真的角度来讲，瞬态都不能保证完全没有问题的。其中常用到的一个方法就是在瞬态仿真中去strick环路中的每一个节点，如果依然稳定，那才能大致保证其稳定。
但从电路分析的角度来讲，多环系统的分析理论还很欠缺，尚无一个简单的理论可以有效地解决这个问题。

wulong527

回复 14# hezudao


    “If your LDO is used in SOC (instead of general purpose LDO), you might ask for power down and power down delay signal to control you startup sequence properly.”
      可以用中文吧~~（先假设可以用啊~~）
      这段话的意思是，如果LDO在混合系统中，为了稳定性，PD时需要妥善处理PD信号，这种处理的先后顺序是：先PD LDO负载，再PD LDO是吗？ 为什么了？
      谢谢~~

桦香

这篇paper你估计连标题都没看，我原来看过这篇paper，大概JSSC上的，是一个capless LDO
什么是capless LDO ...
buckaroo 发表于 2011-5-15 13:24

                               
登录/注册后可看大图

    the title of the paper is :A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation.the author:Hoi Lee,Raul Perez
    同时，AC和transient的load conditions是一样的，我也非常同意你说的AC没问题，transient没问题，也非常希望是这样，但是结果并不是这样，这也是希望能得到大家帮助的原因。