FPGA前仿真与后仿真的作用

dlb05061131

今天重新看了一下FPGA设计流程，自己一直也是只做功能仿真，然后就直接下载到板子上试，按流程来说，还要做前仿真跟后仿真，不知道这两个仿真的作用分别是什么呢？

gaurson

前者验证没有时序信息下的功能，后者验证时序以及带有时序下的功能。

dlb05061131

这位大哥说的是不是功能仿真跟后仿真的区别？

我知道进行逻辑仿真的时候，是不需要sdf文件的。

应该说，我现在是搞不明白前仿真（综合之后）和后仿真（布局布线之后）的区别，这两个仿真都需要添加什么文件，可以再详细一点吗？

dlb05061131

回复 2# gaurson


    这位大哥说的是不是功能仿真跟后仿真的区别？

我知道进行逻辑仿真的时候，是不需要sdf文件的。

应该说，我现在是搞不明白前仿真（综合之后）和后仿真（布局布线之后）的区别，这两个仿真都需要添加什么文件，可以再详细一点吗？

acgoal

回复 4# dlb05061131


    综合后的仿真就不叫前仿了吧，已经叫后仿了。
    严格来说：
    前仿： 针对RTL代码的功能和性能仿真和验证。
    后仿： 1. pre-layout，这种是综合后仿真，主要是仿综合后的逻辑功能是否正确，综合时序约束是不是都正确。
              2. post-layout，这种是布局布线后仿真，因为加入了线延迟信息，所以这一步的仿真和真正芯片的行为最接近，也是用于仿真芯片时序约束是否添加正确，布局布线后是否还满足时序。

当然，所有的仿真都是在验证芯片的功能，以期望真正芯片出来之后不要有bug。FPGA也一样。

gaurson

还是版主介绍的详细，大致的仿真一般就是这三种，不过常做的是前仿真（功能仿真）和布局布线仿真（时序仿真）。

dlb05061131

回复 5# acgoal


    谢谢斑竹

zjli80029

FPGA的仿真就是实际电路的仿真吧，加入了电路延迟的信息。。

yl5495

一般情况下，复杂设计需要严格做时序分析，时序分析通过后可以直接上板调试。

而时序仿真一般是不做的。不知其他公司流程是怎样的？

down_load

我是从来没做过网表反标时序的仿真，都是直接下FPGA。