关于DC脚本中时钟分频的处理

weilin0215

回复 9# ICS


    谢谢，我明天过去试一下~

weilin0215

回复 9# ICS


   我试过了， create_generated_clock -name clk_200 -source clk_400 -divide_by 2 clk_200 也不行，
但是 create_generated_clock -name clk_200 -source clk_400 -divide_by 2 clk_400 就行了。很奇怪，clk_200可以随便变成任何名字，都不报错，而不一定是分频后的引脚名称。这样就不能起到定义分频引脚的目的了吧？？真是太奇怪了！书上写的脚本到DC上常报错。。。大家还有办法没？？

ICS

能把你的rtl和syn scripts都拿出来show一下吗？

weilin0215

回复 13# ICS


    脚本在别的地方的电脑上，而且那边不能上网，我争取抄下来回家传上来。请大家帮我看看~~

zhang2000

create_generated_clock clk_200 -source clk_400 -divide_by 2  [get_pins core/模块名/寄存器名/Q]

ICS

回复 15# zhang2000


    看起来有道理，如果clk_200不在port上，或许这里真应该使用get_pins。

weilin0215

回复 15# zhang2000


    寄存器名我怎么能知道呢？

zhang2000

寄存器名   就是你定义的那个2分频用的寄存器；
for example
reg  clk_div2;

然后后面加上_reg,       即  clk_div2_reg

weilin0215

回复 18# zhang2000


    啊~谢谢~恍然大悟~~试试去~

suntou

解决了吗？