在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: ruiruio4

[求助] verilog 存储型寄存器组的问题

[复制链接]
发表于 2010-9-14 17:44:36 | 显示全部楼层
看你需要的是RAM还是Register了,如果RAM没必要初始化,只要在read之前write了,就可以了。除非你需要ROM。当然在做FPGA时候可以加载MIF文件,加载的MIF文件也是存在PROM里,上电后又写到RAM里而已。
回复 支持 反对

使用道具 举报

发表于 2010-9-17 17:24:46 | 显示全部楼层
去看看什么是RTL级的可综合代码规范,什么是行为级的仿真建模......
回复 支持 反对

使用道具 举报

发表于 2010-9-17 17:51:45 | 显示全部楼层
可以设置综合选项来让软件根据你的逻辑来自动确定使用LE或者内部RAM模块。
RAM根据复位要赋初值。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-9-19 15:13:41 | 显示全部楼层
13# nan123chang

这是如何设置综合选项的呢?请教了
回复 支持 反对

使用道具 举报

发表于 2010-9-19 17:16:26 | 显示全部楼层
assignments->settings->analysis&synthesis settings->more settings->auto ram replacement=on,
默认是on。软件最终会不会替换,还是要看你的设计功能是否可直接用内部RAM来实现。具体可查看compile report.
回复 支持 反对

使用道具 举报

发表于 2010-10-18 15:34:52 | 显示全部楼层
看看。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 00:46 , Processed in 0.021707 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表