verilog 存储型寄存器组的问题

well_fish · 发表于 2010-9-14 17:44:36

看你需要的是RAM还是Register了，如果RAM没必要初始化，只要在read之前write了，就可以了。除非你需要ROM。当然在做FPGA时候可以加载MIF文件，加载的MIF文件也是存在PROM里，上电后又写到RAM里而已。

jium007 · 发表于 2010-9-17 17:24:46

去看看什么是RTL级的可综合代码规范,什么是行为级的仿真建模......

nan123chang · 发表于 2010-9-17 17:51:45

可以设置综合选项来让软件根据你的逻辑来自动确定使用LE或者内部RAM模块。
RAM根据复位要赋初值。

ruiruio4 · 发表于 2010-9-19 15:13:41

13# nan123chang

这是如何设置综合选项的呢？请教了

nan123chang · 发表于 2010-9-19 17:16:26

assignments->settings->analysis&synthesis settings->more settings->auto ram replacement=on,
默认是on。软件最终会不会替换，还是要看你的设计功能是否可直接用内部RAM来实现。具体可查看compile report.

suntou · 发表于 2010-10-18 15:34:52

看看。

[求助] verilog 存储型寄存器组的问题

站长推荐 /1