在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14000|回复: 48

[资料] RS编码器译码器设计(Verilog)

[复制链接]
发表于 2010-3-20 13:24:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RS.doc (154.5 KB, 下载次数: 483 )
发表于 2010-3-25 19:12:45 | 显示全部楼层
学习下
发表于 2010-3-31 14:55:40 | 显示全部楼层
let me see thanks
发表于 2010-4-17 11:31:40 | 显示全部楼层
不错,很不错。
发表于 2010-4-17 17:13:11 | 显示全部楼层
发表于 2010-4-29 10:16:01 | 显示全部楼层
1# jqxhit

谢谢
发表于 2010-4-29 10:56:34 | 显示全部楼层
谢谢,正需要这个
发表于 2010-5-1 23:50:43 | 显示全部楼层
很急需不知有没有用
发表于 2010-5-1 23:53:10 | 显示全部楼层
直接从书上截来的啊,不知道楼主有没有仿过行不行啊
发表于 2010-5-3 00:46:23 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:54 , Processed in 0.071560 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表