(转自Altera官方论坛)FPGA设计中的复位问题

lidianwei · 发表于 2010-4-17 14:22:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 lidianwei 于 2010-4-17 14:27 编辑

以下译自Altera官方论坛原贴：

“大多涉及到FPGA和ASIC的电路都是同步系统，即使用了大量的触发器或者寄存器。这些同步元件应该能够从一个确定的状态（逻辑'1'或'0'）启动，或者能够回到一个确定的状态。这项非常重要的功能通常用一个复位(reset)信号来控制。器件中通常引入一个或者多个复位信号，单独的或者和其它的电路一起来实现这个功能。本文考察几种类型的复位方法，包括同步的、异步的和同步化的异步方式（synchronized asynchronous），以及它们各自的优缺点，在FPGA中的实现，和它们在Altera TimeQuest时序分析器中的分析情况。”

个人觉得这篇文章还不错，不论对于初学者还是比较有经验的工程师而言，都是很有价值的。复位电路在FPGA的设计中是常常被忽略的一项重要的部分，相信这篇文章会给各位带来一些启发。以下是原贴的地址：
http://www.alteraforum.com/forum/showthread.php?t=4281

zmslf · 发表于 2010-4-17 16:32:31

提示: 作者被禁止或删除内容自动屏蔽

zjllh · 发表于 2010-4-17 17:21:35

谢谢啊！

jacky_wang · 发表于 2010-4-21 10:49:45

多些!!!!!

unicornllj · 发表于 2010-4-21 11:04:58

看看吧

qq847941010 · 发表于 2010-4-22 18:25:51

谢谢，值得信赖

yangysh · 发表于 2010-4-28 23:50:12

6# qq847941010

SYYZYJ · 发表于 2010-6-2 13:47:50

学习学习

zongkai2003 · 发表于 2010-6-2 14:04:37

1# lidianwei 谢谢了哦

printprint · 发表于 2010-6-2 14:10:02

thanks

zmslf zmslf 当前离线积分 12115 头像被屏蔽	发表于 2010-4-17 16:32:31 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
zmslf zmslf 当前离线积分 12115 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[转贴] (转自Altera官方论坛)FPGA设计中的复位问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2