在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20127|回复: 69

[转贴] (转自Altera官方论坛)FPGA设计中的复位问题

[复制链接]
发表于 2010-4-17 14:22:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 lidianwei 于 2010-4-17 14:27 编辑

以下译自Altera官方论坛原贴:

“大多涉及到FPGA和ASIC的电路都是同步系统,即使用了大量的触发器或者寄存器。这些同步元件应该能够从一个确定的状态(逻辑'1'或'0')启动,或者能够回到一个确定的状态。这项非常重要的功能通常用一个复位(reset)信号来控制。器件中通常引入一个或者多个复位信号,单独的或者和其它的电路一起来实现这个功能。本文考察几种类型的复位方法,包括同步的、异步的和同步化的异步方式(synchronized asynchronous),以及它们各自的优缺点,在FPGA中的实现,和它们在Altera TimeQuest时序分析器中的分析情况。”


个人觉得这篇文章还不错,不论对于初学者还是比较有经验的工程师而言,都是很有价值的。复位电路在FPGA的设计中是常常被忽略的一项重要的部分,相信这篇文章会给各位带来一些启发。以下是原贴的地址:
http://www.alteraforum.com/forum/showthread.php?t=4281

Implementation and Timing of Reset Circuits v1.0.doc

494 KB, 下载次数: 522 , 下载积分: 资产 -2 信元, 下载支出 2 信元

本文介绍了FPGA设计中常用的几种复位方式,以及它们的优缺点和适用场合,并提出了一种新的复位方式。

头像被屏蔽
发表于 2010-4-17 16:32:31 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-4-17 17:21:35 | 显示全部楼层
谢谢啊!
发表于 2010-4-21 10:49:45 | 显示全部楼层
多些!!!!!
发表于 2010-4-21 11:04:58 | 显示全部楼层
看看吧
发表于 2010-4-22 18:25:51 | 显示全部楼层
谢谢,值得信赖
发表于 2010-4-28 23:50:12 | 显示全部楼层
6# qq847941010
发表于 2010-6-2 13:47:50 | 显示全部楼层
学习学习
发表于 2010-6-2 14:04:37 | 显示全部楼层
1# lidianwei 谢谢了哦
发表于 2010-6-2 14:10:02 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 00:21 , Processed in 0.035009 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表