EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
收藏本版 (28) |订阅

IC验证讨论 今日: 7 |主题: 4994|排名: 35 

[讨论] 请教一个ucli调用verilog task的问题 zhangdeshuai 2020-5-27 3228 zhangdeshuai 2020-5-28 23:58
[原创] top前三的公司招聘数字验证SOC验证IC验证 linxi1123 2020-5-27 01524 linxi1123 2020-5-27 15:19
[求助] 【求助】使用新思USB VIP example时出现的编译问题 attach_img wk05130 2019-12-27 9871 静心聆听 2020-5-27 10:47
[求助] 求助 Timberlake666 2019-7-31 4295 huilongcha 2020-5-26 17:45
[求助] 请教一个脚本怎么写 attach_img classfor 2020-5-22 3326 classfor 2020-5-26 14:14
[求助] mvtools自带的example的问题 箐枫止水 2019-2-11 4525 ic小新 2020-5-26 10:16
[求助] 使用vcs做不带sdf的门级网表仿真碰到的x态问题 attach_img DuskWatcher 2020-5-23 4358 DuskWatcher 2020-5-26 09:22
[原创] verdi 不认识命令行传进来的宏 ssss1983 2013-5-6 21111 saipolo 2020-5-25 18:40
[求助] 有关使用synopsys VIP环境验证AXI 独立读写通道的功能 attach_img  ...2 cugjack 2014-5-23 187254 the_seed 2020-5-25 09:20
[讨论] 各位大神求助linux里design compiler的使用 艾宁号 2013-9-8 41311 omidi.g.r 2020-5-24 23:21
[求助] uvm库压缩执行 新人帖 attach_img ic_des 2020-5-24 01362 ic_des 2020-5-24 14:36
[求助] 请教功能覆盖率的问题 851018986 2020-5-15 7440 gaurson 2020-5-23 18:30
[求助] VCS2013和VCS2018版本 新人帖 JohnZhang0715 2020-5-13 1244 maskey 2020-5-23 12:49
[求助] 安装vcs出现问题 attach_img jfk1997 2020-5-22 1216 kk2009 2020-5-23 05:33
[求助] UVM编译问题 新人帖 fsdb1234 2019-9-23 5386 789ww 2020-5-22 09:32
[求助] uvm_root 有个小红叉 attach_img 790922706 2020-5-21 0242 790922706 2020-5-21 00:13
[求助] vcs2012版本的lab3求助 defera 2017-7-21 2959 翻开新的一页 2020-5-20 22:15
[求助] 关于$timeformat() chang75161 2015-4-29 41084 土豆烧牛肉WOW 2020-5-20 15:54
[求助] SystemVerilog线程数量计算 attach_img Traviss 2020-5-17 2261 诸葛小天 2020-5-20 14:35
[资料] 华为公司PCB设计规范 attachment zqtiege 2013-4-10 61368 woshixuanyang 2020-5-20 14:30
[求助] uvm启动RAL sequence问题 兵临城下 2020-5-18 2210 诸葛小天 2020-5-20 14:28
[原创] SystemVerilog中的local、protected、public以及static、dynamic 新人帖 attach_img lvmeng2012 2020-5-17 0857 lvmeng2012 2020-5-17 23:55
[求助] questasim软件怎么查看case的功能覆盖率? 宋凡 2019-11-5 7716 hjh_bindyu 2020-5-17 14:43
[解决] uvm跟vcs仿真中+UVM_VERBOSITY=$(UVM_VERBOSITY)是起什么作用 851018986 2018-1-20 72852 mailtoanoopbabu 2020-5-15 23:18
[求助] 帮忙看一个systemverilog的例子 attachment zzczx 2011-11-2 52140 winson_cys 2020-5-15 10:31
[资料] 相关vip和test suit attach_img 圣殿春秋 2019-12-31 3703 sunfire 2020-5-15 10:27
[求助] 请问有谁下过三星nandflash的仿真模型啊? wang09123 2011-5-15 41940 阿莹的三石 2020-5-14 22:32
[求助] uvm验证开始后一直运行在0时刻,没有继续run下去,sequence传不进去? attach_img youraoziyan 2020-5-13 3384 youraoziyan 2020-5-14 16:25
[求助] 使用UVM/VMM如何对一个模块的信号中断功能进行验证?? iooiniu 2015-8-24 31411 hanjian518 2020-5-13 20:10
[求助] 求助!VCS仿真 g++编译 5NrIB_d.o 报错 benben7 2012-11-7 82304 saipolo 2020-5-11 23:10
[求助] 使用VCS进行仿真,生成不了vcd波形文件 新人帖 陆宝毅 2020-5-11 1326 courageheart 2020-5-11 16:57
[求助] 问个sram的问题 braxton19831015 2016-10-24 71581 弧度 2020-5-10 19:50
[求助] systemverilog验证组件中的transaction,generator,driver之间的区别和联系 fuxiaolicaicai 2020-5-9 5604 fuxiaolicaicai 2020-5-10 10:41
[求助] nandflash仿真模型 wang1011 2012-5-30 62569 Hope801 2020-5-9 20:00
[求助] 求助大哥们!!版图仿真不了 attach_img zsy1234 2020-5-8 0225 zsy1234 2020-5-8 18:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-18 17:39 , Processed in 0.064361 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块