pss+pac仿真

ADC_coco

   

梓橦 发表于 2025-10-14 18:33
大哥您这个分采样态和保持态的意思是让我分CLK1为高和CLK2为高两个状态的稳定性各自泡个tran+stb嘛（不好 ...

是这样的，主要是开环仿真有些寄生你考虑不到，不好仿真，tran+stb更容易仿真；至于不交叠时钟，你就检查电容两端电容稳定不稳定，看漏电没有；你现在电路不稳定，有可能是你的输入和输出的共模电压不匹配了，反正你再检查检查吧，我第一次搭的时候，也遇到不稳定的问题

梓橦

   

ADC_coco 发表于 2025-10-15 09:44
是这样的，主要是开环仿真有些寄生你考虑不到，不好仿真，tran+stb更容易仿真；至于不交叠时钟，你就检查 ...

大哥实在不好意思哈，还想请教您一下，这个图一是我加入的这个cmdmprobe连接的电路图，但是我跑完tran后再跑stb它时钟没办法绘制图像，我直接看stb的稳定性总结也显示的没有，是我图一连接的有问题嘛，stb设置很简单我没出错，第二个图是我把残差放大器里面的理想开关换成实际传输们的开关所对应的运放跑出tran时对应的输出电压，很离谱。输出电压理应都稳定在1.65左后，但是图中这个很明显是不对的，我冲上面的尺寸NMOS为800n：400nM=8  PMOS为2.4u：400nM=16,尺寸给的也不小哈，我甚至把两则M都变成1对应的图像还不如第二个图象，我想问一下这个再理想开关的时候，我共模反馈能到1.648距离我1.65很近，而实际开关却很难这是上面导致的啊，我这会输出的负载电容大小是4.07p，是负载太大了吗还是怎么回事啊？劳烦您了

ADC_coco

emm，你第一张图右边那一坨是开关电容共模反馈吗？你能画一个你电路工作的简化电路吗，把不重要的部分都可以略去

梓橦

   

ADC_coco 发表于 2025-10-16 15:54
emm，你第一张图右边那一坨是开关电容共模反馈吗？你能画一个你电路工作的简化电路吗，把不重要的部分都可 ...

第一个图片右边是nksunmoon老师讲的负载不变的开关电容共模反馈形式，（我开关在这没细画）左上角那个小模块是偏置

ADC_coco

   

梓橦 发表于 2025-10-17 11:53
第一个图片右边是nksunmoon老师讲的负载不变的开关电容共模反馈形式，（我开关在这没细画）左上角那个小 ...

emm，首先你有两个环路，一个你开关电容放大器外部环路，一个是这个共模反馈环路；cmdmprobe=1，测共模反馈；cmdm=-1，接到外部环路，测差模反馈；我不确定你的tran+stb仿的哪个环路，就目前来看，如果以最坏情况，你是单级放大器，结成单位增益负反馈，应该没有稳定性的问题，那么问题可能是共模反馈咯；maybe吧，你反正先简单到复杂，慢慢找原因吧

nuegor

pss仿真精度改一下试试，pss就是容易碰到收敛的问题