CDC跨时钟域同步，多bit同步的骚操作？

刘兴国

由快时钟域到慢时钟域同步，有没有将data_slow_reg[7:0]连续同步两次，得到data_fast_reg_sync0[7:0]、data_fast_reg_sync1[7:0]，然后判断sync0和sync1是否相等来生效的同步方式？

这种方式虽然消耗资源多，但是可以保证不丢最后一次数据。不知道业内有没有这么做的？

问题补充：

快时钟频率最快5Mhz（IIC时钟）, 慢时钟100Khz（系统内部时钟）。

设计资源希望越少越好，但是功能实现优先。

输入时钟是IIC时钟，最快27（9*3）个时钟写入一帧数据；最大连续发送数据量不可预估，完全是外部操作，且没有busy指示位。

希望最后一次写入的数据必须能同步到慢时钟域并且生效。

Challensys

慢时钟过来的 data skew 大于一个快时钟周期怎么办？

刘兴国

   

Challensys 发表于 2025-8-25 11:13
慢时钟过来的 data skew 大于一个快时钟周期怎么办？

如果data skew不超过1个快时钟的周期呢？一般data skew稍加约束可以限制在ns以内吧？当然我这儿说的快时钟域时钟也就几十、上百MHZ，不超过1GHz。慢时钟域可能不超过1MHz，类似这种。

xhopo

那么第一级触发器的亚稳态可能通过组合逻辑传播到快时钟域而导致数据 “貌似相等” 而产生错误逻辑，是有风险的

刘兴国

   

xhopo 发表于 2025-8-25 13:19
那么第一级触发器的亚稳态可能通过组合逻辑传播到快时钟域而导致数据 “貌似相等” 而产生错误逻辑，是有风 ...

如果我再同步一级，判断后两次的数据相等后再生效呢？

xhopo

   

刘兴国 发表于 2025-8-25 13:49
如果我再同步一级，判断后两次的数据相等后再生效呢？

感觉可以，但是有点废资源。。。为何不直接同步flag信号呢？

蕾兹曼

同步flag信号效果应该也是一样的，按照你的图示，应该用握手

刘兴国

   

xhopo 发表于 2025-8-25 14:13
感觉可以，但是有点废资源。。。为何不直接同步flag信号呢？

因为快到慢同步，如果快时钟域连发，慢时钟域可能会丢失数据，但我希望一定要同步到最后一次发的数据，用来做控制用。

刘兴国

   

蕾兹曼 发表于 2025-8-25 15:09
同步flag信号效果应该也是一样的，按照你的图示，应该用握手

握手要么就是在同步期间禁止写入新的数据，要么就是有的数据直接丢失了，我想最后一次的数据一定要同步上。

767781537

这个办法不可行，想其他办法吧