在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: fightshan

[求助] decap管子漏电

[复制链接]
发表于 2025-8-27 18:43:32 | 显示全部楼层
ESD 產生浪涌 EOS ..

先去 cross-section oxide 厚度  ..可能量产时 变薄
CMOS process oxide  pip 那 介电层用长 , 实际上很难保证"厚度多完美"  , 没切开 cross-section 下 根本没法直接监看 介电层厚度



回复

使用道具 举报

发表于 2025-8-28 11:29:54 | 显示全部楼层


   
kwankwaner 发表于 2025-8-27 16:25
这句话有出处么?


深亚微米下数字用的dcap就是这种 PMOS+NMOS 结构啦,
不过模拟很多时候还是老习惯






回复

使用道具 举报

发表于 2025-8-29 09:04:40 | 显示全部楼层


   
totowo 发表于 2025-8-26 16:25
我们碰到过,早夭测试有个别fail,后来发现tsmc的可靠性文档里有提到这种现象,尤其是MOSCAP上叠加MOMCAP的 ...


请问具体是哪个工艺呢?我刚好现在有个项目在.18BCD GEN3上做的,就是MOS叠了MOM。
回复

使用道具 举报

发表于 2025-8-29 13:46:25 | 显示全部楼层


   
totowo 发表于 2025-8-27 11:30
早夭测试,即Early Life Failure Test (ELFT),是AECQ100里的一个标准程序,这个跟HTOL有一点类似,但区 ...


我这个出问题的地方不是MOS叠MOM,是纯MOS。
回复

使用道具 举报

发表于 2025-8-29 13:48:22 | 显示全部楼层


   
totowo 发表于 2025-8-28 11:29
深亚微米下数字用的dcap就是这种 PMOS+NMOS 结构啦,
不过模拟很多时候还是老习惯


但是到FINFET工艺,T库里面自带的也有直接接到GATE的DECAP。FINFET工艺下大规模使用会出问题吗?我以前也是PMOS+NMOS的结构,但是这种结构的Cap Q掉的很快,高频容值比较差,毕竟PMOS+NMOS产生了额外的电阻。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:01 , Processed in 0.014475 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表