在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: fightshan

[求助] decap管子漏电

[复制链接]
发表于 昨天 16:05 | 显示全部楼层
我们就是ESD继续往高了打,发现相同的function失效。发现的这个问题。
回复

使用道具 举报

发表于 昨天 16:22 | 显示全部楼层
我们碰到过,早夭测试fail。后来我们也问过tsmc,tsmc的可靠性文档里有提到过这个,尤其是moscap+momcap叠在一起的时候。
回复

使用道具 举报

发表于 昨天 16:25 | 显示全部楼层
我们碰到过,早夭测试有个别fail,后来发现tsmc的可靠性文档里有提到这种现象,尤其是MOSCAP上叠加MOMCAP的时候。
你可以去查TSMC的文档Q-RAS-01-02-020 (Version:17),我就不截图了
回复

使用道具 举报

发表于 昨天 21:02 | 显示全部楼层
正经情况下clamp的结击穿应该可以保护gate-ox击穿的,这个算是所有cmos工艺ESD设计的基础;
要想复现,我能想到的办法就是CDM使劲王上怼;
栅氧击穿这种事情和设计基本没啥关系,大概率就是栅氧工艺控制的不好,能干呃事情无非就是看看wafer有没有在poly之前hold太久,看看WAT这个lot阈值有没有偏低,找foundry要要PCM参数看看栅氧数据有没有异常,打听打听这个lot的wafer中间有没有异常报废什么的;
如果都没有,那么大概率就是栅氧的defect,没办法;
不过干啥,都需要foundry的全力配合,而且概率这种事情别指望designer能搞定;

如果是我的话,我的to do应该如下:
1. 给foundry提一下,你们栅氧击穿了,这么成熟的工艺,clamp连栅氧都保不住,快点去排查一下,要不大批量爆就悲催了;
2. 加班加点快点改ATE程序,看看能不能想点办法把可能有风险的片子筛掉;
3. 找客户做一下向上预期管理;
回复

使用道具 举报

发表于 11 小时前 | 显示全部楼层


   
totowo 发表于 2025-8-26 16:25
我们碰到过,早夭测试有个别fail,后来发现tsmc的可靠性文档里有提到这种现象,尤其是MOSCAP上叠加MOMCAP的 ...


请问什么叫早夭测试。。。没听过这个词
回复

使用道具 举报

发表于 9 小时前 | 显示全部楼层


   
knowworlds 发表于 2025-8-27 10:03
请问什么叫早夭测试。。。没听过这个词


早夭测试,即Early Life Failure Test (ELFT),是AECQ100里的一个标准程序,这个跟HTOL有一点类似,但区别是:

HTOL是用来模拟 芯片老化几十年后的状态,但实验的芯片数量只有几十颗;
而ELFT是来模拟 芯片老化早期(比如1年)后的状态,这个实验的芯片数量要数千片,这个实验的基本原理是基于失效率的浴盆曲线(bath-tub curve)性质;
这俩都属于Reliability的范畴,而不是ESD的问题,所以我认为你ESD实验只要过了而且还有比较大的裕量,不建议从ESD这个角度去考虑。

你就说你是不是MOMCAP叠加MOSCAP吧?如果是的话,大概率就是reliability问题。我理解本质上这个其实是跟天线效应类似,tsmc提的的解决方案也是按照天线效应的思路去解决的

回复

使用道具 举报

发表于 9 小时前 | 显示全部楼层


   
totowo 发表于 2025-8-26 16:25
我们碰到过,早夭测试有个别fail,后来发现tsmc的可靠性文档里有提到这种现象,尤其是MOSCAP上叠加MOMCAP的 ...


perc和drc相关文档没看到相关的描述。没有t的账号,可以简单讲一下为什么moscap叠加momcap有风险吗?
回复

使用道具 举报

发表于 9 小时前 | 显示全部楼层


   
nanke 发表于 2025-8-27 11:32
perc和drc相关文档没看到相关的描述。没有t的账号,可以简单讲一下为什么moscap叠加momcap有风险吗?
...


tsmc那个文档里没有讲其中的机理,但是看起来跟Antenna Rule很相似,只不过可能如果MoM刚好叠在MOSCAP上的话可能出现的概率更高,因为那个可靠性文档里他对Antenna的面积比要求要严得多得多。。。bypass cap面积越大,出现的概率肯定越高。

我们理解本质上也是工艺上总归有各种各样的误差、缺陷等等,总有一个(一些)最薄弱的mos管导致短板发生。但是如果这个bypasscap用在一些低阻节点(比如电源下),其实有一点点漏电没有那么大的问题,如果你是用在一个高阻节点(比如前面有大电阻用来做RC滤波的),那么这个漏电就可能导致功能出现问题。



回复

使用道具 举报

发表于 8 小时前 | 显示全部楼层
现在设计中的decap cell基本不会把MOS gate直接接电源或着地,有常用的decap cell电路结构可以参考。直接把gate接VDD/VSS,极易出现楼主提到的尕特oxide击穿现象。另外ESD测试中采用I-V曲线判别是否fail,是常用的简化方法,正式判别是功能性能功耗全部测试。
回复

使用道具 举报

发表于 4 小时前 | 显示全部楼层


   
hzhou 发表于 2025-8-27 12:58
现在设计中的decap cell基本不会把MOS gate直接接电源或着地,有常用的decap cell电路结构可以参考。直接把 ...


这句话有出处么?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-27 21:10 , Processed in 0.020042 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表