decap管子漏电

fightshan

芯片中用3.3V NMOS管对3.3V电源供电做decap，gate接电源，其余三端接地，现在客户发现有一个芯片有200uA漏电，Thermal分析可见芯片有一处亮点，就在一个decap电容上，按照我以前的经验，gate被软击穿了，这个概率发生的挺小的，而且目前就一颗有问题，但是客户盯着这个问题不放，实测这个fail的芯片，ESD保护都还是正常的。
我的问题是，ESD有没有可能设计的不够好让静电越过了电源上的clamp干掉了芯片中某个连接到电源和地之间的NMOS管子gate？这种情况对于大规模量产是不可避免的？一般有多大发生概率？有没有可能是芯片制造过程中某个NMOS的gate比较薄弱，导致软击穿发生？芯片都是通过了超标准ESD测试的，如何跟客户解释这个问题？或者客户想复现这个问题，有可能通过打更高的ESD来复现吗？

nanke

就算时低压decap都很少出现击穿，高压概率应该非常低。不同于其它器件，大面积的decap是可以分担电流的，如果只从一个点跑，那有可能是不够均匀导致电流。亮点显示在decap不一定是decap导致，可以再查一下。不一定是esd，有可能是浪涌。不一定是芯片的问题，有可能是使用不当或者外围esd防护不够。