这个瞬态输出波形是在振荡么？

Riching

   

礼貌的兔 发表于 2025-8-11 17:05
我去用vpwl让vdd开始从0上升到vdd(0.9V)，用时10ns：

不知道你还有没有其他使能控制，可以看下电路内节点的建立过程，是不是哪里时序有些异常。还有就是PM足够不代表不会有震荡建立的过程，一切以时域仿真为准，不过至少最终你的电路是可以稳定建立的

礼貌的兔

   

Riching 发表于 2025-8-11 18:09
不知道你还有没有其他使能控制，可以看下电路内节点的建立过程，是不是哪里时序有些异常。还有就是PM足够 ...

好的好的，谢谢。现在仿真没有使能控制，buffer一直是使能的（即使vdd还没上升到0.9）。

Riching

   

礼貌的兔 发表于 2025-8-11 18:43
好的好的，谢谢。现在仿真没有使能控制，buffer一直是使能的（即使vdd还没上升到0.9）。
...

可以试下把buffer内的高阻节点接个开关，加个EN使能控制，这样内部高阻节点就有个合理的初态，再去VDD上电，EN使能

yangleiqiang

也有可能是求解器，迭代振荡，信号源用阶跃信号能看出相位裕度

frenkieyang

   

礼貌的兔 发表于 2025-8-11 16:58
哦no，我的vdd设置了从0到0.9V共10ns：

上电慢一点，比如1us之类的看一下