两种电源电压模式下输出同样的电压

小磊IC

各位前辈，现在需要保证在低压（3.1~3.5V）和高压模式下（4.5V~11V）情况下均输出一个电压（尽量保证在1~1.3V内），之前的想法是：在高压下，由于齐纳二极管的稳压，保持PMOS栅端电压在5~5.5V下，然后PMOS导通，VA电压升高将左下侧NMOS导通，短路掉部分电阻使得out电压降低在预定值内。然后低压模式下，PMOS不导通，仅仅靠左侧电阻分压使得out同样在预定值内。


但是现在的情况是，高压在4.5~5V之间，PMOS不导通，导致在4.5~5V之间还是靠左侧电阻支路分压得到输出电压，这样的话在3.1~3.5和4.5~5V之间输出电压就超出了允许的1~1.3V了。

请问各位前辈有没有过这样的经验，还请帮帮弟弟

youngabin

两个ZENER的话PMOS的GATE不好确定吧？上面ZENER换成电阻，PMOS换成高压NMOS，GATE电压在3.1~5V，S端在2~4V左右，再用S端为电源做一个简易的BG，2V电压输出1.2V勉强也够了。就是面积比较大

小磊IC

   

youngabin 发表于 2025-8-5 16:34
两个ZENER的话PMOS的GATE不好确定吧？上面ZENER换成电阻，PMOS换成高压NMOS，GATE电压在3.1~5V，S端在2~4V ...

您好，非常感谢您的回复，我把上边的zd删了，然后改成了NMOS管，我发现确实如您所说，G端和S端的电压变化范围确实变小了，您能讲解一下这个原因吗？

小磊IC

   

youngabin 发表于 2025-8-5 16:34
两个ZENER的话PMOS的GATE不好确定吧？上面ZENER换成电阻，PMOS换成高压NMOS，GATE电压在3.1~5V，S端在2~4V ...

有前辈说，不需要后边用Bg，直接利用NMOS管的Vgs即可，这个方案是怎么设计呢？

小磊IC

   

youngabin 发表于 2025-8-11 16:41
降压得到2~4V电压，用NMOS的VGS或许是接成二极管接法，再串个电阻吃掉多余压降？但是仅靠VGS受P，T影响太 ...

感谢，如果按您的说法，NMOS接成二极管接法的话，那NMOS的栅端有击穿的风险吧

小磊IC

   

小磊IC 发表于 2025-8-11 16:21
有前辈说，不需要后边用Bg，直接利用NMOS管的Vgs即可，这个方案是怎么设计呢？
...

我还是不明白，即便不考虑您说的P、T影响，这个Vgs是怎么给出去的呢？

youngabin

   

小磊IC 发表于 2025-8-11 16:45
感谢，如果按您的说法，NMOS接成二极管接法的话，那NMOS的栅端有击穿的风险吧
...

这个意思，。，

小磊IC

   

youngabin 发表于 2025-8-11 16:49
这个意思，。，

非常感谢，这个把接成二极管的MOS代替电阻，有什么优点吗，为什么会有这样的想法

youngabin

   

小磊IC 发表于 2025-8-11 16:53
非常感谢，这个把接成二极管的MOS代替电阻，有什么优点吗，为什么会有这样的想法
...

高压管降压下来的电压是不固定的，在2~4V都有可能，用电阻分压出来也会变，相对来说二极管接法可以稳定在1.2V（不考虑P，T影响）

小磊IC

   

youngabin 发表于 2025-8-11 16:56
高压管降压下来的电压是不固定的，在2~4V都有可能，用电阻分压出来也会变，相对来说二极管接法可以稳定在 ...

非常感谢您的回复，我去尝试一下看看这个方案行不行