手机号码,快捷登录
找回密码
登录 注册
原帖由 guangshao 于 2008-3-22 18:48 发表 登录/注册后可看大图 靠近vdd的pmos管子如果Vg-Vd的绝对值为Vth的话,那就是处于临界饱和了,再下面的管子饱和否我觉得比较起来没那么重要。其实就算处于线性区同时match Vg和Vd的我也见过,扯远了。叠着的两个管子合起来的话l大些 ...
举报
原帖由 jerwei 于 2008-3-26 13:41 发表 登录/注册后可看大图 這是self cascode的current mirror 利用self cascode降低channel length modulation effect 如此接法mos將等效為(W/L)equal=1/[(L/W)1+(L/W)2]
原帖由 guonanxiang 于 2008-3-26 15:00 发表 登录/注册后可看大图 这个正解!但为什么这么做呢?考虑工艺?有见过输入管一个分为两个的情况,一直搞不清楚什么目的
原帖由 fuyibin 于 2008-3-26 17:34 发表 登录/注册后可看大图 这就相当于两个管子串联嘛,等效于增加沟道长度 20um/3um串联20um/1um 就成为20um/4um 不过我想说的是如果从两个串联管中间抽头取这个电压试一下? 哈哈,你可能就会发现其中的“奥步” 靠近电源或地的管 ...
原帖由 jerwei 于 2008-3-26 19:40 发表 登录/注册后可看大图 因為在gnd或是vdd的mos一定操作在triode region 因此vds很小,等效vds為vdsat_eq=vdsat+vds self cascode structure和single的vdsat差不多 因此self cascode被用於low voltage applications
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-3-12 00:47 , Processed in 0.025970 second(s), 5 queries , Gzip On, Redis On.