[问题解决了]请问这种mos管的match方式有什么好处啊？内图请进

guangshao

叠着的两个pmos管子w相等为20um，贴近VDD的那个管子l为3um , 另外的那个l为1um,这样做有什么好处吗？请指点

rabbiezkx

不是为了match,这是为了降低靠近vdd的pmos管的vdc而进行的设计,详情可参考Razavi的模拟CMOS中,有源电流镜那章介绍.

guangshao

原帖由 rabbiezkx 于 2008-3-10 10:05 发表

                               
登录/注册后可看大图

不是为了match,这是为了降低靠近vdd的pmos管的vdc而进行的设计,详情可参考Razavi的模拟CMOS中,有源电流镜那章介绍.

Razavi 的书我也看了几遍了，怎么找不到这个地方呢？在我的印象中好像也没有啊

kool

这应该是电流镜电路吧，中间的管子应该比靠近电源和地的管子要宽得多吧？ 这样的话主意是使中间管子的栅源电压约等于阈值电压，左右两路靠近电源和地的管子的栅漏电压就被clip一个阈值电压的值处，使左右两路漏端电压较为精确匹配，同时也可以使输出摆幅最大化。

guangshao

原帖由 kool 于 2008-3-21 21:04 发表

                               
登录/注册后可看大图

这应该是电流镜电路吧，中间的管子应该比靠近电源和地的管子要宽得多吧？ 这样的话主意是使中间管子的栅源电压约等于阈值电压，左右两路靠近电源和地的管子的栅漏电压就被clip一个阈值电压的值处，使左右两路漏端电压 ...

原来如此，多谢相告

dyjguilin

也可看成是由靠近电源的管子引入了一个源级负反馈，是电流匹配更好，PSRR也更好

guonanxiang

原帖由 kool 于 2008-3-21 21:04 发表

                               
登录/注册后可看大图

这应该是电流镜电路吧，中间的管子应该比靠近电源和地的管子要宽得多吧？ 这样的话主意是使中间管子的栅源电压约等于阈值电压，左右两路靠近电源和地的管子的栅漏电压就被clip一个阈值电压的值处，使左右两路漏端电压 ...

想请问一下：假如两个10u/5u+10u/2.5u串接同单独的一个10u/7.5u管子做电流镜，有区别吗？我觉得表面上靠近电源和地的管子漏端电压被嵌住了，但也不排除某一个管子进入线性区，匹配同样不好！所以两个管子串联跟相应地增加一个管子的L效果没什么区别，个人看法请指正

guangshao

原帖由 guonanxiang 于 2008-3-22 15:02 发表

                               
登录/注册后可看大图

想请问一下：假如两个10u/5u+10u/2.5u串接同单独的一个10u/7.5u管子做电流镜，有区别吗？我觉得表面上靠近电源和地的管子漏端电压被嵌住了，但也不排除某一个管子进入线性区，匹配同样不好！所以两个管子串联跟相 ...

靠近vdd的pmos管子如果Vg-Vd的绝对值为Vth的话，那就是处于临界饱和了，再下面的管子饱和否我觉得比较起来没那么重要。其实就算处于线性区同时match Vg和Vd的我也见过，扯远了。叠着的两个管子合起来的话l大些，管子的match好些，但你不能牵着Vd,哪个更match些好难说, 但如果管子上了一定的尺寸后我相信match Vd会更好些

lovexxnu

很简单，共源共栅结构的作用就是隔离，
使得漏端电与输出隔离，减小沟长调制产生的失配

jerwei

這是self cascode的current mirror
利用self cascode降低channel length modulation effect
如此接法mos將等效為(W/L)equal=1/[(L/W)1+(L/W)2]