在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 181|回复: 7

[求助] 请问一下大佬们ADPLL的相位噪声如何仿真

[复制链接]
发表于 昨天 22:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
论文中有模型和环路仿真的PN两种对比。模型预测的是每个模块在matlab计算,那环路仿真的PN怎么仿真?我用VerilogA模型加上一些非理想参数没办法跑pss和pniose,难道用simuilink模型自己构建ADPLL?还是画原理图数模混仿。恳求一下各位做过的大佬解答一下


 楼主| 发表于 昨天 22:52 | 显示全部楼层
本帖最后由 sunty 于 2025-6-10 10:37 编辑

C:\Users\孙天逸\Desktop\Snipaste_2025-06-09_22-50-19.png
 楼主| 发表于 昨天 22:54 | 显示全部楼层
像这个图片灰色部分一样
Snipaste_2025-06-09_22-50-19.png
发表于 12 小时前 | 显示全部楼层
跑出环路在锁定状态时每个模块单独的噪声,再代入每个模块噪声输入到输出的传函计算,将所有噪声相加就是环路的整体相噪
 楼主| 发表于 2 小时前 | 显示全部楼层


亻可白 发表于 2025-6-10 00:07
跑出环路在锁定状态时每个模块单独的噪声,再代入每个模块噪声输入到输出的传函计算,将所有噪声相加就是环 ...


这种方式不同样是用传递函数模型跑出来的结果吗?有没有什么办法直接跑PLL的输出相位噪声呢
发表于 2 小时前 | 显示全部楼层
发表于 1 小时前 | 显示全部楼层


sunty 发表于 2025-6-10 10:39
这种方式不同样是用传递函数模型跑出来的结果吗?有没有什么办法直接跑PLL的输出相位噪声呢 ...


这样太费劲了,如果你要整个PLL跑噪声,首先你是数模混合电路,你肯定要跑AMS仿真,那这样你只能跑tran noise,整个模拟部分电路全部用晶体管级电路的话,这样子的话我觉得tran都跑不动,DTC加入到环路中时我跑过一次仿真,其他所有地方都用verilogA模型,一个step就到了几百as级别。那你只能考虑另一种方法,就是用VerilogA写出带有噪声的模型,但是这也不简单,所有部分都要写上去也够麻烦的。反而DTC TDC这些数模转换部分的量化噪声还是相对能跑的,不如把量化噪声和其他噪声分开来跑,这样子好操作一些吧。
发表于 29 分钟前 | 显示全部楼层


sunty 发表于 2025-6-10 10:39
这种方式不同样是用传递函数模型跑出来的结果吗?有没有什么办法直接跑PLL的输出相位噪声呢 ...


不好意思我看错了,两种直接得到pll的相噪,一种就是trans noise,一种是verilog A模型,胡老师上面发的第二个链接中有相关的介绍,你可以了解下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-10 12:52 , Processed in 0.020907 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表