请问一下大佬们ADPLL的相位噪声如何仿真

sunty

   

tanborui123 发表于 2025-6-10 11:35
这样太费劲了，如果你要整个PLL跑噪声，首先你是数模混合电路，你肯定要跑AMS仿真，那这样你只能跑tran n ...

VerilogA的模型跑tran noise嘛，我写了带抖动的模块，量化噪声也考虑了，verilogA模型下跑不了pnoise。把数字模块全写成VerlogA也跑不下来

tanborui123

   

sunty 发表于 2025-6-10 20:22
VerilogA的模型跑tran noise嘛，我写了带抖动的模块，量化噪声也考虑了，verilogA模型下跑不了pnoise。 ...

pnoise肯定不行啊，pss分析不支持verilogA，那种论文上的光滑的相位噪声曲线肯定是拟合的结果，正常你就算跑tran noise，对输出做PN分析，不进行特定的smooth化的话，曲线都是非常粗糙的，毛刺很多的。