在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 任大大

[求助] Floorplan 过程中,marco的摆放必须要在ROW上吗

[复制链接]
发表于 2025-6-1 10:15:58 | 显示全部楼层

大多数工艺macro 不一定需要再row上,而是在格点上
发表于 2025-6-1 19:11:37 | 显示全部楼层


zhh124 发表于 2025-5-29 21:41
现在先进工艺都是定义一些pg template来打,大模块也没有听说要打一两天的,除非你chip level上有逻辑, ...


对的 配合自家ai平台 做powerplan
发表于 2025-6-2 09:46:31 | 显示全部楼层


semon_lee 发表于 2025-5-29 16:27
可以这么理解,得相当先进,类似T3 T4 这样的,会用tCIC来检查macro 位置,也不一定就是卡在row上,但绝 ...


据我所知tsmc n7开始就会需要
发表于 2025-7-7 18:02:05 | 显示全部楼层


semon_lee 发表于 2025-5-29 16:27
可以这么理解,得相当先进,类似T3 T4 这样的,会用tCIC来检查macro 位置,也不一定就是卡在row上,但绝 ...


请问tCIC 这个概念全称是啥,这个检查什么?
发表于 2025-7-8 09:33:33 | 显示全部楼层


bin_bingo 发表于 2025-7-7 18:02
请问tCIC 这个概念全称是啥,这个检查什么?


foundry提供的加密脚本,提前帮助确认foorplan是否符合drc要求,全称我忘记了。。。


发表于 2025-7-10 11:09:11 | 显示全部楼层


semon_lee 发表于 2025-7-8 09:33
foundry提供的加密脚本,提前帮助确认foorplan是否符合drc要求,全称我忘记了。。。


好的谢谢,T12nm 工艺有tcic的检查要求吗?
发表于 2025-7-10 16:00:05 | 显示全部楼层


semon_lee 发表于 2025-5-28 17:54
绝大部分工艺macro 不一定需要再row上,因为外面加halo,而且会有一圈endcap 把底层隔离起来,个别先进工艺 ...


您好!我想请教一下psdl文件的用法。
我在网上查到使用的命令是route_pg -psdl_file *.psdl,但是我没有在innovus工具中找到这个命令。

是版本问题么?
发表于 2025-7-10 19:20:33 | 显示全部楼层


lzqxiang 发表于 2025-7-10 16:00
您好!我想请教一下psdl文件的用法。
我在网上查到使用的命令是route_pg -psdl_file *.psdl,但是我没有 ...


是的

发表于 2025-7-11 09:55:57 | 显示全部楼层


谢谢!已经在新版工具看到了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-26 19:26 , Processed in 0.038720 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表