IIC硬件PAD-IO设计仿真

Ecooq

前辈指点一下IIC的PAD-IO设计如何进行验证。最近在设计iic的硬件电路，sda在经过PAD进入从机的时候我设计了开漏电路，并且下拉的NMOS接了限流电阻（300多欧），在开漏的基础上并联了一个NMOS组成的ESD保护电路，sda在写的时候输入到 施密特触发器的栅极的sda信号我用了一个3.4k电阻进行整流滤波。经过 施密特电路之后输出sda信号。我能不能用100k的master来验证我的PAD设计是否合理？需要考虑sda和scl的各项指标吗？比如vih，vil，tsp，tr，tf，等等。还是仿真的时候sda经过PAD能把数据写进去就行？