IIC硬件PAD-IO设计仿真

ol0930 · 发表于 2025-4-27 14:10:27

Ecooq 发表于 2025-4-27 13:49
我的验证思路是在跑仿真的时候将tr，tf按照手册的极限值设置，然后th,tl按照占空比50%设置.然后跑PAD的仿 ...

th和tl是高低电平的维持时间？
这个你要看I2C的协议要求，有写，要不然找颗大厂芯片的datasheet参考参考。

I2C一般是Open drain，高低电平维持时间天然就是不等的。

ol0930 · 发表于 2025-4-27 14:11:26

Ecooq 发表于 2025-4-27 13:49
我的验证思路是在跑仿真的时候将tr，tf按照手册的极限值设置，然后th,tl按照占空比50%设置.然后跑PAD的仿 ...

思路没问题，记得仿corner，确定负载电容，留一点裕度给后仿。

Ecooq · 发表于 2025-4-27 15:09:51

ol0930 发表于 2025-4-27 14:10
th和tl是高低电平的维持时间？
这个你要看I2C的协议要求，有写，要不然找颗大厂芯片的datasheet参考参考 ...

手册上给的是最小值T-high是1300ns，T-low最小是600ns。我觉得我master产生400Khz，50%占空比的理想scl可以进行验证。况且我从机设计的scl是30%高电平，70%低电平。您觉得如何。

Ecooq · 发表于 2025-4-28 14:07:12

400Khz的scl频率的话，Cb最大是50pf。这时的tr是230ns，tf大概是20ns左右

[求助] IIC硬件PAD-IO设计仿真