lvs求助

新手上路哈哈哈 · 发表于 2025-4-8 09:05:59

请问各位大佬，innoovus生成的cdl网表1，导入到virtuoso中变成原理图时过不了lvs，然后我又将原理图导出cdl网表2，然后用calibre对比了网表1和网表2，是对不上的，针对给出的lvs错误，我查看了两个网表端口和net顺序是对的上的，请问有什么解决方法吗

ljh065216 · 发表于 2025-4-8 09:11:04

图呢

Charlie4gh · 发表于 2025-4-8 09:14:10

给个报错

qianLZ · 发表于 2025-4-8 09:36:00

用网表直接跑呢？看看方括号和尖括号

新手上路哈哈哈 · 发表于 2025-4-14 09:31:07

ljh065216 发表于 2025-4-8 09:11
图呢

显示这个错

新手上路哈哈哈 · 发表于 2025-4-14 09:32:44

Charlie4gh 发表于 2025-4-8 09:14
给个报错

显示这个错

110006 · 发表于 2025-4-14 10:19:11

从结果看是版图上两条线短路了， data_nn<0>和内部的n488

新手上路哈哈哈 · 发表于 2025-4-14 10:56:46

110006 发表于 2025-4-14 10:19
从结果看是版图上两条线短路了， data_nn和内部的n488

但是网表1和版图做lvs是通过的，然后我有对比一下网表，这个错误在两个网表中的连接关系是一样的，我有通过calibre将两个网表验证了一下，在加source case和layout case是yes的情况下，lvs是通过的

石头遇见雪 · 发表于 2025-4-14 15:42:01

区分大小写，LVS验证过了就行了

新手上路哈哈哈 · 发表于 2025-4-14 16:09:04

石头遇见雪发表于 2025-4-14 15:42
区分大小写，LVS验证过了就行了

但是和版图做lvs时，区分大小写，又不行了

[求助] lvs求助