设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 综合实用教程
12
返回列表 发新帖
楼主: chinpion

Verilog HDL 综合实用教程

[复制链接]
kouzg
发表于 2009-3-2 12:50:11 | 显示全部楼层
综合赋予硬件描述语言以存在的意义
回复 支持 反对

举报

JJDEHAI
发表于 2009-3-12 11:20:03 | 显示全部楼层

谢谢

谢谢诶，学习！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

monker0007
发表于 2009-3-13 15:20:10 | 显示全部楼层
谢谢，
回复 支持 反对

举报

dlneusoft
发表于 2009-3-15 11:43:43 | 显示全部楼层

感谢,i like it !

再次感谢,i like it !
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dlneusoft
发表于 2009-3-15 11:45:27 | 显示全部楼层

感谢,i like it !

感谢,i like it !
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-18 07:23 , Processed in 0.027578 second(s), 18 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表