casscode补偿运放的阶跃响应有轻微的振荡

elit

最近也在跑cascode补偿，瞬态的时候虽然很多论文都说跟Q值有关，但是我觉得是有问题的
在这篇IEL中的论文提到过 Multiple-Loop Analysis and Design for Fast-Transient Capacitor-less LDO with Dual-Path Compensation and Zero-Pole placement in 65-nm CMOS，cascode补偿会产生一个fast-loop和一个main-loop，都要稳定才可

踟蹰的天

   

elit 发表于 2025-4-13 22:39
最近也在跑cascode补偿，瞬态的时候虽然很多论文都说跟Q值有关，但是我觉得是有问题的
在这篇IEL中的论文提 ...

感谢回复。碰巧这几天还和同学讨论这个问题，我们也认为可能和里面的cascode补偿的环路有关，但是按照讨论出来的结论仿真并不太符合预期，还是不完全明白。

这是我们参考的论文：
Design-Oriented Analysis for Miller Compensation and Its Application to Multistage Amplifier Design
A 0.016-mm2 144-μ W Three-Stage Amplifier Capable of Driving 1-to-15 nF Capacitive Load With >0.95-MHz GBW

林SAM_

请教一下楼主这个问题解决了吗？我在仿真摆率过程中也遇到了这个问题。
想请教下最终定位是大信号摆率问题还是零极点分布的问题，我个人感觉由于共轭极点的产生，虽然相位裕度足够，但是共轭极点以及出现的右零点，是有可能产生这样的一种瞬态阶跃响应？可能还是主极点和共轭极点以及零点离得不够远？

踟蹰的天

   

林SAM_ 发表于 2025-6-29 13:43
请教一下楼主这个问题解决了吗？我在仿真摆率过程中也遇到了这个问题。
想请教下最终定位是大信号摆率问题 ...

最后没有解决这个问题。

问题定为更倾向是小信号，可能是cascode小环路的稳定性的问题。或许可以参考Design-Oriented Analysis for Miller Compensation and Its Application to Multistage Amplifier Design A 0.016-mm2 144-μ W Three-Stage Amplifier Capable of Driving 1-to-15 nF Capacitive Load With >0.95-MHz GBW