|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
architecture xxx of key_file is
constant word: natural :=2;
constant bitn: natural :=16;
type reg_file_type is array (2**word-1 downto 0) of std_logic_vector(bitn-1 downto 0);
...
signal array_reg: reg_file_type;
...
begin
process (clk,reset)
begin
if (reset='1') then
array_reg(3) <= (other=>'0'); --这行赋值语句是怎么执行的，other代表什么意思？先谢过
...
elseif (clk'event and clk='1') then
...
end if;
end process;
....
end xxx |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2008-3-2 18:30:48
