占空比校准电路DCC在后仿真时出现了环路振荡

leiyan18

     我做了一个占空比校准电路，如图1所示，环路由占空比检测DCA、占空比调整DCD、CML2CMOS模块构成，另外还有偏置电路和初始化电路。设置输入时钟信号的频率为400MHz，占空比为40%，在tt工艺角和40℃的条件下进行仿真。
     在前仿真时，前仿真的电路瞬态结果如图5所示，利用pss+pstb得出环路稳定性的结果如图4所示，从图示结果来看，前仿真时电路正常工作，也达到了预期结果。
     在后仿真时，后仿真的电路瞬态结果如图6所示，从图示结果来看，电路出现了明显的振荡，但从理论上来将，DCC的传递函数中只有一个由积分器引入的极点，是一阶系统，不应该存在稳定性的问题才对，但在后仿真时，却出现了环路振荡的情况，这种情况是版图的寄生效应引入了额外的零极点，还是电路设计存在问题，还望各位大佬解惑。

2025.02.21更新
     在经过一番排查后，发现出问题的地方是占空比调整模块DCD，这个模块是由全差分运放和RC构成的有源积分器，如图7所示，记opa(左侧红框电路)的寄生参数网表为netlist_opa，积分电阻电容(右侧红框电路)的寄生参数网表为netlist_RC，整个DCD电路的的寄生参数网表为netlist_DCD。
     进行瞬态仿真，在0~180ns内，对vip和vin施加共模电平500mV；在200ns~10us内，对vip施加1V电压，vin施加0V电压；在0~200ns内，保持传输门开启，进行积分电路的初始化，此时vin1和vcp相连，vip1和vcn相连；在200ns~10us内，关闭传输门，此时vin1和vcp断开，vip1和vcn断开。
     使用netlist_opa+积分电阻电容的前仿真电路进行仿真时，得到瞬态波形如图8所示。
     使用netlist_opa+netlist_RC进行仿真时，得到瞬态波形如图9所示。
     使用netlist_DCD进行仿真时，得到瞬态波形如图10所示。
     从图8和图9显示的结果来看，该结果是符合电路行为的，在0~180ns内，vip和vin均为500mV，此时传输门开启，vin1和vcp1相连，vip1和vcn1相连，有vin1=vip1=vcn1=vcp1=500mV;在180ns~200ns内，vip=1V，vin=0V，此时传输门开启，vin1和vcp1相连，vip1和vcn1相连，在运放的负反馈作用下，vin1、vip1、vcp1、vip1暂时保持在500mV左右；在200ns~10us内，vip=1V，vin=0V，此时传输门关闭，vin1和vcp通过电容相连，vin1和vcp通过电容相连，此时运放相当于开环放大器，因为vip=1V，vin=0V，所以输出vcp1开始逐渐升高，vcn1开始逐渐降低。
     但图10显示的结果就很怪，在180ns~200ns内，此时传输门仍处于开启状态，运放呈负反馈连接，理论上来讲，各个端口的电位应该稳定在平衡点附近，但该图表明，运放输出vcp2开始跟随vin2下降，vcn2开始跟随vip2升高，就好像运放没起作用，这是问题1。
     问题2，在200ns~10us内，当vcp2跟随vin2下降至0V时，vcp2开始升高，而且是呈线性关系升高，看上去在做积分？毕竟可以看做方波转三角波。从积分的角度来看的话，前两种仿真方案得到的结果与第三种相差太大，图8和图9中，积分过程很快就完成了，而在图10所示的结果里，积分时间延长到10us都还未完成。
    对比三种方案的仿真结果，可以确定的是运放是没有问题的，问题在于单独提的寄生参数和整体提的寄生参数的差异太大，理论上来讲，netlist_opa+netlist_RC和netlist_DCD的寄生参数网表相差不大才对。目前发现的问题如上所述，还望各位大佬鼎力相助啊，着实搞不明白了。

2025.02.24更新
     好吧，是我傻逼了，犯了低级错误，DCD整体电路跑后仿时的偏置电路的连线连错了，vbn1的偏置给到了vbp1，难怪仿真结果显示运放没起作用，偏置都给错了，能起作用就怪了。之前环路出现振荡的原因也找到了，不是环路稳定性有问题，而是环路的初始化不对，跑前仿真时会根据初始条件自动计算DC点，而跑后仿时没有这一步，这就导致前仿时电路能正确工作，后仿真时就工作异常。
      问题解决了！！！

zhangshiwei

感觉还不错，这个电路还有优化的空间