digital PLL里面如何保证DCO的控制信号只在两个相邻的code之间跳变？

tanborui123

hezea 发表于 2025-1-9 09:44
感谢提示，现在将环路滤波器的比特数再加了一位，然后积分通路可以再缩小系数，收敛性就好很多了，

环路滤波器参数理论上不会和tdc 动态范围相关吧，在计算开环传递函数时只和分辨率有关。

hezea

tanborui123 发表于 2025-1-9 09:48
环路滤波器参数理论上不会和tdc 动态范围相关吧，在计算开环传递函数时只和分辨率有关。
...

我目前的设计是，TDC输出的位宽与环路滤波器的输入位宽要一样，


所以环路滤波器增加1位，那么TDC也要增加1位，delay cell就加倍了，

有没有办法让TDC位宽可以增加，但是delay cell数量不用增加？

lwzunique

我对数字是个外行~~~为什么TDC和滤波器需要同样的位宽呢？理论上不存在这个要求把？TDC可以的数据可以通过位拓展给滤波器用吧？就是数据处理没要求数据的有效位数少就不处理了，滤波器本质就是一个数据处理器，按理不该违背上面的原则。

hezea

lwzunique 发表于 2025-1-9 22:48
我对数字是个外行~~~为什么TDC和滤波器需要同样的位宽呢？理论上不存在这个要求把？TDC可以的数据可以通过 ...

我对位拓展的方法也不了解，目前想的是：
TDC的数据进入滤波器之后，会按照一定的系数向右移位（按照2的倍数减小），如果位拓展的时候是在高位补0，那么移位之后就只剩下高位的0了，这样好像不行。


您所说的 “数据处理没要求数据的有效位数少就不处理了” 这句没看明白，不知道是按照什么方法来进行位拓展？