LDO掉电太慢，使能信号无作用

长江头TM

LDO结构如图所示，在仿真上电和下电过程中发现LDO的下电非常慢。

在使能信号一直有效时，下图中左边是是在负载为0的情况下的掉电情况，右边是在满载80mA下的掉电情况，满载时的掉电速度更快，图中的net61是FBO处的电压。也就是反馈电阻处的电压一直没有降下去，通过电阻分压使得LDO的输出一直降不下去。

下图是加入使能信号作用后的仿真波形，左边是重载情况下的，使能信号EN为0时，LDO输出下拉；右边是轻载情况下的，使能信号似乎没有作用，LDO输出是在电源电压下降后才开始拉低，且速度很慢。


1. 想求助大家有没有遇到过类似的问题，原因是什么？是怎么解决的呢？
2. 我目前的一个想法是在FBO处加一个下拉NMOS管，栅端接EN_B，通过使能信号直接下拉，这样做可以吗？
3. 在我的电路里面已经是有使能信号的，正常工作时，无论轻载还是满载，使能也可以使得功率管栅端电压拉高到2.5V，但是不会影响到LDO的输出，相当于功率管的Vgs=0，但LDO仍然正常输出，也就是说LDO的输出只由反馈电阻网络分压决定，我这样理解正确吗？
4. 轻载下的使能信号失效是由于简并点吗？

感谢大佬解答！

长江头TM

自己顶一下

chungming

as you mentioned item 2, that's a correct way.

长江头TM

chungming 发表于 2024-12-29 14:47
as you mentioned item 2, that's a correct way.

Thank you for your reply. I still want to know the reason for the slow power down of LDO, and what risks there are after adding NMOS pull-down? thank!

youngabin

这么大片外电容轻载掉电当然慢，你看看使能关断后电容向哪儿放电，电流多大就知道了，估计只靠分压电阻放电。使能信号能保证电路不工作，功率管不会开就可以了。加个nmos专门用来放电是可以的，如果不需要放太快的话最好再串个小电阻限一下流。

jojenwong

学习了

xublack

youngabin 发表于 2024-12-30 09:21
这么大片外电容轻载掉电当然慢，你看看使能关断后电容向哪儿放电，电流多大就知道了，估计只靠分压电阻放电 ...

看电路里面的静态电流20uA，输出电压1V，所以下面的分压电阻总计50K电阻，参考电压0.8V，输出电压1V，所以分压电阻为10K和40K串联，10K电阻在反馈点和输出之间；
1）轻载情况下，电源直接掉电和EN直接拉低，都是使功率管关断，无电流流过，此时2.2uF负载电容，唯一的放电路径就是下面的分压电阻串，简单算一下时常数RC为0.11s，
这么大的放电时间，可以解释为什么直接掉电和EN使能拉低的差异了：
直接掉电时，功率管的栅极和源极因为VDD25直接为0，所以功率管的源极和漏极交换，此时功率管应该有从输出端到电源的放电路径，所以解释了为什么直接掉电情况下，放电时间能比上面这个RC=0.11s快这么多了；
EN直接拉低，此时电源VDD25还在，此时功率管的VGS=0，仅靠分压电阻串放电，放电时常数为0.11s，这就解释了为什么使能拉低时，轻载情况下一直到电源掉电才能进行放电了，因为这时候进入到上面直接掉电类似的交换源漏极的情况了。
2）重载情况下，看你这负载电流80mA，应该是挂着12.5欧姆的电阻去进行的仿真，此时对应时常数RC=27.5us，能和你此时放电时间大致对应上，且无论直接掉电还是使能拉低，因为这个电阻的存在，都能保证较快的放电。

综上，你轻载情况下，即使在分压节点添加使能下拉NMOS也意义不是很大，因为即便你把10K电阻的尾端VFBO拉到地，此时放电路径上还是存在10K的电阻，放电速度不会变化很多的，不如输出直接加个下拉管

tomcarrot

你看看你的电路里，哪里有输出到地的电流路径呢？
把使能关掉后，靠什么把电容上的电荷放掉呢

chungming

长江头TM 发表于 2024-12-29 15:00
Thank you for your reply. I still want to know the reason for the slow power down of LDO, and what ...

please refer to here, the (4) output discharge:
https://toshiba.semicon-storage. ... /chap4/chap4-7.html

And there is no pros and cons in this function. It's just an application driven function, that's all.
Some applications don't like the output voltage to be floating, and discharge arbitrarily to an unknown voltage.
So, it would like to discharge the output to GND during LDO shutdown.

长江头TM

xublack 发表于 2024-12-30 12:03
看电路里面的静态电流20uA，输出电压1V，所以下面的分压电阻总计50K电阻，参考电压0.8V，输出电压1V，所 ...

感谢您的解答！学习到了！
我在LDO输出加了下拉的NMOS，尺寸为160u/0.28u，栅端用EN_B来控制，下电有了很大的改进

还有一个小问题想请教您，电路中原本的EN是外部输入，EN_B是电路内部由EN经反相器产生的，这就使得VDD下电时，EN_B会失效（想要EN_B正常工作只能是VDD保持高电平不变）。所以我现在把EN和EN_B都改为外部输入单独控制。

想问下大佬对使能信号这里有没有其他的方法呢？我现在的解决办法有点像在打补丁，感谢感谢