流片回来的BGR测不出结果

Vawell · 发表于 2024-12-28 01:43:51

一般片子也没这么脆弱，哪来那么多esd issue的。
要不启动电路有问题，要不运放有问题。上面说的测试设备的阻抗也有影响。先排除测试原因吧

122013137 · 发表于 2024-12-30 16:11:06

注意一下驱动能力

safu · 发表于 2024-12-30 17:46:46

122013137 发表于 2024-12-30 16:11
注意一下驱动能力

确实，电流模BGR的电压驱动能力很差，接出去的电阻小了就掉了很多，要用在系统里感觉得加一级buffer

现在苦恼的是不能确定测不出来的原因，跑了前仿后仿工艺角没问题，测不出来的片子整个电路都没有电流

CCHENGW · 发表于 2025-1-11 19:45:04

ESD HBM，CDM

ren727 · 发表于 2025-1-12 19:12:35

低压带隙基准有常规启动电路无法规避的简并态，我在公司实习，偶尔有些情况下仿真遇到过，运放输出电压很高，电流全走电阻上，bjt没电流，告知leader后他也没解决就这么送出去了

safu · 发表于 2025-1-13 14:02:59

ren727 发表于 2025-1-12 19:12
低压带隙基准有常规启动电路无法规避的简并态，我在公司实习，偶尔有些情况下仿真遇到过，运放输出电压很高 ...

请教下这个是怎么仿的，看蒙特卡洛和工艺角来找简并态吗

BJT不导通的情况我也遇到了，我的启动电路想法是检测电压输出，如果出现低电流则电压输出很低，一个管子将运放输出端和PMOS栅拉到地，但可靠性也不清楚怎么仿

aktwhh · 发表于 2025-1-14 17:23:56

1，可能是启动电路没做好?
2，系统的相位裕度够吗？
3，IO口及电源地没加ESD?

belle_ · 发表于 2025-4-8 13:47:08

我之前也流过一版bgr,也遇到了一样的esd问题，但是跟你表现的不一样。我的也是由trimming电路的开关管的栅极作为输入接到了外面，并且也加了esd(但是感觉可能是防护能力不够)，导致我的栅极击穿，有额外的电流从开关管的漏极流出到栅极，造成我整个静态电流异常的大。但是电路还是有正常输出。

wangYIRU0912 · 发表于 2025-12-6 14:04:10

belle_ 发表于 2025-4-8 13:47
我之前也流过一版bgr,也遇到了一样的esd问题，但是跟你表现的不一样。我的也是由trimming电路的开关管的栅 ...

你用的什么工艺，我最近也再做bgr,也用的你这种结构做trim。你是用到自己画的iocell esd防护，还是用的代理提供的通用io cell？还有你是gate直接连接到io cell之后连接到pad吗？有没有加电阻？

everest896 · 发表于 2025-12-20 23:33:04

请问最后问题搞清楚没有啊？

账号		自动登录	找回密码
密码			注册

[求助] 流片回来的BGR测不出结果