LDO中buffer级加入后工作点仿真

小磊IC

本人在看一些capless的LDO，通过查找文献，大部分文献会在EA后加入一级buffer，最简单的是一级源级跟随，但是在加入前，DC各个工作点正常，LDO也工作正常，但是加入一级源级跟随后出现这样的情况，不知道是什么问题。请各位大佬帮忙看看

禅意

LDO的电路图也附上，是pmos驱动还是nmos

小磊IC

禅意 发表于 2024-11-8 14:51
LDO的电路图也附上，是pmos驱动还是nmos

好的，是PMOS

acrofoxAgain

误差放大器输出OUT电压是根据LDO的输出情况确定的，加不加源极跟随器，它都应该是那个值。但是加源极跟随器后，误差放大器实际能输出的电压范围是发生变化的，特别是输出低电平更高了。如果在某个LDO输出电压/电压配置下，误差放大器能输出的最低电平无法满足调整管对栅压的要求，就导致环路出问题。

小磊IC

acrofoxAgain 发表于 2024-11-8 15:05
误差放大器输出OUT电压是根据LDO的输出情况确定的，加不加源极跟随器，它都应该是那个值。但是加源极跟随器 ...

您的意思是，我现在出现这样的情况，是LDO的输出电压不满足使用这种结构的要求吗

小胡好好学习

p sf会把ea输出的dc工作点抬高vth，功率管的gate电压不满足工作要求；其次，sf会让你的主极点位置变化很大，原本ea输出端接功率管的栅端，主极点会很低，你现在加了sf，ea输出端的极点位置高了数量级，sf输出级也多出一个次级点，稳定性一定会出问题。我也没怎么做过ldo，不一定说得对，你可以参考一下。

xuwenwei

你内部怎么会出现负压 建议看看电路设定和连接的问题先

小磊IC

xuwenwei 发表于 2024-11-8 15:31
你内部怎么会出现负压 建议看看电路设定和连接的问题先

对，很奇怪，没加源级跟随的时候是正常的，加了之后就这样了

xuwenwei

小磊IC 发表于 2024-11-8 15:32
对，很奇怪，没加源级跟随的时候是正常的，加了之后就这样了

你输出 后面有没有加负载啊

小磊IC

xuwenwei 发表于 2024-11-8 15:36
你输出 后面有没有加负载啊

加了个100mA的电流