PLL相位噪声怎么样的算是好的

juying0709 · 发表于 2010-6-6 21:16:04

路过，学习学习哈

zhang_huiquan · 发表于 2010-8-4 23:06:34

菜鸟学习

livanfield · 发表于 2010-9-11 17:23:15

新手学习

suewe · 发表于 2010-9-13 23:11:58

Good discussion, thx all!

小勺 · 发表于 2010-9-14 01:27:30

phase noise和c-c jitter是一回事

alone_2 · 发表于 2010-9-14 03:56:04

仿真你这是怎么仿出来的？

coolfall · 发表于 2010-9-14 19:18:52

PLL仿真,不可思议呀

幽远的天空 · 发表于 2010-9-18 11:26:31

它的PLL是作时钟用的，可能是环形振荡器吧，环形振荡器的相噪特性和LC—VCO的本来相差就很大....

liqiaoyongdan · 发表于 2011-1-25 13:18:54

看不懂啊看不懂

钢丝上的蜗牛 · 发表于 2011-11-22 11:42:07

楼主直接做PLL系统的相位噪声仿真，还是挺NB的，不知道容易收敛不？还有相位噪声积分就可以得到系统的绝对抖动的RMS值。一般对时钟这个参数是否可以了？所谓的c-c jitter与相位噪声的关系，那是单独分析电源与衬底得到的，诚如Razavi分析的那样，也有一个各抖动转换的近似关系。希望做时钟的大牛出来指导下，谢谢。

PLL相位噪声怎么样的算是好的

站长推荐 /2