PLL相位噪声怎么样的算是好的

ivychou

楼上的是单独测VCO的吗？VCO的PN跑出来的确是下降的斜线，我这个是整个PLL跑的

pllpll168

也感觉很怪的哦。。。
应该是往下走的啊。。

pllpll168

？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？

linxiulong

xiexie

fky903

路过学习一下

1973

请高人仔细指点一下

iaman

原帖由 ivychou 于 2008-2-27 11:04 发表

                               
登录/注册后可看大图

谢谢指导，主要是做clock用的，看文档很多都是测相位噪声的，jitter和相位噪声不是一样的东西吗？对于时域的就是jitter，而频域就是相位噪声，我是这样理解的，不知道对不对，请高手指教。另外把我的噪声分析的图帖上 ...

Jitter和PN本质是相同的！一个表征时域，一个表征频域！
楼主的仿真结果图是错误的或者说Test bench有问题。无论是PLL闭环PN还是单单VCO 的PN都无法解释。建议再检查下！

eemagic

我斗胆分析一下

首先 诚如LZ所言 这个是PLL总的输出phase noise 这点没问题
其次 这个左边下降的线段是电荷泵 或者 分频器的噪音 它们在带内占统治地位
水平的部分是VCO噪音 这个VCO噪音之所以是水平的 是因为传输函数的原因

途中右侧的尖峰 正如楼上高人所言 是spectre跑出的谐波 可以忽略
注意到最右侧 噪音有进一步下降的趋势 那是因为此时已经出了系统闭环带宽

这个图是好是坏 没法说 要看应用

请前辈高人指正

vanvan

同问
！！！

guo2008

输出频率是103M，所以83M不是harmonic。83M是输入频率（27M）的3倍，很可能是Chargepump 引起的 spur。看样子你的chargepump不好。

PLL带宽应该在输入频率的1/10 以下，就是2.7M 以下。在Phasenoise 的图上看带宽大于几十M. 不知是你的滤波器带宽有问题还是仿真的工作点有问题。看看能不能把滤波器的输出电压强制设定在最佳位置再做个仿真。