在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ivychou

PLL相位噪声怎么样的算是好的

[复制链接]
发表于 2008-5-17 20:43:16 | 显示全部楼层
学习中!!!!
发表于 2008-5-17 21:04:00 | 显示全部楼层
楼主做视频的啊!
发表于 2008-12-17 10:28:05 | 显示全部楼层
大家讨论完了,实际上还没有解决实质的问题。等待高手来指点。
发表于 2009-4-10 16:42:17 | 显示全部楼层
路过学习~
发表于 2009-5-15 17:57:42 | 显示全部楼层


原帖由 guo2008 于 2008-5-14 21:47 发表
输出频率是103M,所以83M不是harmonic。83M是输入频率(27M)的3倍,很可能是Chargepump 引起的 spur。看样子你的chargepump不好。

PLL带宽应该在输入频率的1/10 以下,就是2.7M 以下。在Phasenoise 的图上看带宽 ...



看来看去, 越来越晕啊,  为什么是 -20dBc/dec  (是 dB20 的原因么,  20Xlg ?)

为什么 我的 VCO   是 -30 dBc/dec?  (diff Ring OSC)   
发表于 2009-7-9 16:56:36 | 显示全部楼层
先留名。。
发表于 2010-1-26 11:12:53 | 显示全部楼层
强帖留名~~  很久没更新了 :(
发表于 2010-1-27 16:34:27 | 显示全部楼层
depends on application requirements
发表于 2010-1-31 03:38:42 | 显示全部楼层
找几篇IEEE的论文,差不多频率的对比一下。
发表于 2010-4-29 15:38:36 | 显示全部楼层
正在学习中,同样求高手指点。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 11:24 , Processed in 0.022372 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表