SAR ADC 的CDAC上极板电压跳变不准确

c1pt

该SARADC 采用上极板采样，同步时序，Vcm_based开关时序，采样频率fs=10K,fin=110k，电源电压1V，CDAC采用6+3分段结构，单位电容选择最小的mim电容20fF。
每次1个周期采样10个周期比较。MSB上极板电压与理想DAC转换数字码得来的电压相比，总会相差10mv，在采样的电压高于VCM时Vdac会增加10mv，在采样电压低于VCM时Vdac会降低10mv。导致当输入sin波时候，幅度选择490mv与500mv，对Vdac作FFT结果相差较多。enob会从9.5掉到7点多。如图一图二。
查看MSB上极板发现第一次变化0.25Vref=250mv时候，只能变化245mv左右，猜测是上极板寄生的电压多了1到2个单位电容，但是应该怎么解决这些问题？

ADC_coco

问题是，采样到上级板的电压，和最终DAC的电压会有一个差值，这个差值和输入电压是有关的？

c1pt

ADC_coco 发表于 2024-10-16 14:37
问题是，采样到上级板的电压，和最终DAC的电压会有一个差值，这个差值和输入电压是有关的？ ...

对，绿色的图线是CDAC上极板电压，黄色是经过ADC转换后得到的数字码然后用理想DAC生成的模拟信号。
相当于ADC转换的结果是错误的，输入的模拟信号与输出的数字信号相差几mv，导致满量程输入sin波时候，在顶部和底部会出现削顶削底

ADC_coco

1.你选取的第一次比较的末尾，这个就有问题，因为比较器会有回踢，肯定会影响电容上级板的电压
2.其实看电压的差值没有一样，因为你的DAC和你的输入信号肯定有固定失调
3.你的动态性能是多少呢，enob和thd
4.你可以再测一下采样信号的fft，就是一开始还没开始比较的时候的fft

c1pt

好像是因为6+3分段电容阵列的问题，换成7+2分段后，10mv的差值会变成6,7mv，如果完全用不分段，差值就变成几百uV了。想问一下，工艺库提供的单位电容最小是20fF，能否用4个单位电容串联起来作新的unit cap，然后不采用分段电容的技术

c1pt

ADC_coco 发表于 2024-10-16 16:13
1.你选取的第一次比较的末尾，这个就有问题，因为比较器会有回踢，肯定会影响电容上级板的电压
2.其实看电 ...

谢谢大哥回复。
比较器的回踢大概是1mv左右，比较器从比较状态变为复位状态电容上极板就会有一个1mv的跳变。

如果在输入信号的复制为（990mv，10mv）enob可以达到9.5，如果输入信号幅值为满量程（1v，0v），enob就会掉到6。
信号采样完成后，未开始比较前的enob可以达到12。

最开始选择6+3的分段电容结构，是为了节省电容和功耗。如果换成不分段就是从512 256 。。。4 2 1 1这种电容阵列，最终输出的信号与采样获得的信号差值小于一个lsb。
换成7+2的分段电容结构，输出信号与采样获得的信号差值在3个lsb左右，而且7+2分段时输入满量程信号（1v，0v），enob有8.7

看来可能要调整电容阵列的排布。我这个工艺库里面的MIM电容最小容值为20fF,我能否用4个最小电容串联做一个单位电容，然后不采用分段电容阵列？分段电容阵列虽然可以节省面积，但是前仿引入的误差就已经很大了。

ADC_coco

c1pt 发表于 2024-10-16 16:45
谢谢大哥回复。
比较器的回踢大概是1mv左右，比较器从比较状态变为复位状态电容上极板就会有一个1mv的跳 ...

其实我没有做过分段的sar，但是讨论学习一下，我说错了，你可以给我指出来哈；
1.按道理前仿的话，是没有非线性的，就是失配是不考虑的；你那个桥接的电容怎么选的呢，或者你试试用理想电容仿真一下
2.电容串联感觉没人这样感，而且费面积，只有mim吗，没有其他电容吗，或者你可以试试自己画电容，我看别人顶刊都会自己画电容

c1pt

ADC_coco 发表于 2024-10-16 20:12
其实我没有做过分段的sar，但是讨论学习一下，我说错了，你可以给我指出来哈；
1.按道理前仿的话，是没有 ...

这个电容阵列的总容值算出来是64单位电容容值
单独仿这个电容阵列是可以做到250mv 125mv…这样的变化的，但是可能因为总容值不够大，导致接在上极板的总容值（比较器引入的电容，以及开关管引入的电容）超过了64单位电容，导致msb开关切换时只会跳变到500mv * 32/65=246mv。如果采用7➕2的分段，总容值就会变成128，算上寄生电容，msb开关切换时跳变500mv*64*129=248mv。

串联电电容做单位电容我也没有在文献中见到过，自己做电容的我看到过，只是因为这个电路练手用就没有打算自己画电容。

dxwn

c1pt 发表于 2024-10-16 16:45
谢谢大哥回复。
比较器的回踢大概是1mv左右，比较器从比较状态变为复位状态电容上极板就会有一个1mv的跳 ...

你好，想请教一下，比较器的回踢噪声对CDAC上极板电压的影响，在你的仿真中和【CDAC的总容值】有关吗？ 另外你的工艺和比较器输入管的尺寸、以及各分段下CDAC的总容值可以说一下吗，我估一下这部分有多少寄生。

dxwn

c1pt 发表于 2024-10-16 20:55
这个电容阵列的总容值算出来是64单位电容容值
单独仿这个电容阵列是可以做到250mv 125mv…这样的变化的， ...

另外，桥接电容的选取具体是根据哪个公式推的呢？ 串联电容我认为没有必要。在并没有减小面积的情况下， 总电容小对你的电路设计会有哪些好处呢。