设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › ADC的trise tfall tdel设置
返回列表 发新帖
查看: 729|回复: 6

[原创] ADC的trise tfall tdel设置

[复制链接]
vannylee
发表于 2024-10-16 09:00:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
小白最近在学习DAC遇到一些问题，求大佬指点一下。用veriloga写的11bit理想ADC+理想DAC，在ADC输入端给的ramp wave，
1. ADC的参数trise tfall tdel与DAC的trise tfall tdel有什么关系？应该根据什么指标来设置这三个参数？

2. ADC的vtrans_clk与DAC的Vtrans的区别
回复

举报

vannylee
 楼主| 发表于 2024-10-16 09:12:16 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

vannylee
 楼主| 发表于 2024-10-16 09:15:06 | 显示全部楼层
https://bbs.eetop.cn/thread-904098-1-1.html
veriloga代码参考的这个
回复 支持 反对

举报

appler79
发表于 2024-10-16 09:54:32 | 显示全部楼层
1.没什么关联，trise，tfall tdel只是引入一个信号变化的延时，给一个恰当值就行（电路里一般trise，tfall是几百ps级，tdel看电路结构，可以给成与时钟周期相关），时钟信号读取ADC输出的时候取在稳定的地方就行2.一样的意思，表示判断时钟信号高低的阈值
回复 支持 反对

举报

vannylee
 楼主| 发表于 2024-10-16 10:06:28 | 显示全部楼层


appler79 发表于 2024-10-16 09:54
1.没什么关联，trise，tfall tdel只是引入一个信号变化的延时，给一个恰当值就行（电路里一般trise，tfall ...


佬，那我模拟理想瞬态响应，是不是可以把这三个参数都设置的非常小呀(比如都给1ps)
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

appler79
发表于 2024-10-16 11:00:37 | 显示全部楼层


vannylee 发表于 2024-10-16 10:06
佬，那我模拟理想瞬态响应，是不是可以把这三个参数都设置的非常小呀(比如都给1ps)
...


  对，理想仿真，没影响
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dxwn
发表于 2024-10-16 11:01:24 | 显示全部楼层
我认为默认即可 不用填
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-17 01:06 , Processed in 0.021305 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表