PLL CP的校准

xq19901211 · 发表于 2024-10-5 17:16:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xq19901211 于 2024-10-7 18:29 编辑

大佬们，小弟最近看到了一个CP校准电路，不明白是如何工作的，请大佬们指点

这个校准是校准电流源，用运放和计数器实现，之前没见过这种校准

1.如果不校准，流过右边电流源PMOS和NMOS的电流不也是始终相等吗？没有其他路径有电流
2.有没有文章可以详细看看？
3.这种校准实际能提升多少dB ref spur?
4.怎么搭建testbench验证能校准到合适的值？

ipmsn5 · 发表于 2024-10-6 04:16:03

利用放大器追踪VDS，保证电流源 PMOS， NMOS的值，始终相等，
这样可以减小PLL 的ref spur

xq19901211 · 发表于 2024-10-6 13:52:50

本帖最后由 xq19901211 于 2024-10-6 23:42 编辑

ipmsn5 发表于 2024-10-6 04:16
利用放大器追踪VDS，保证电流源 PMOS， NMOS的值，始终相等，
这样可以减小PLL 的ref spur ...

谢谢大佬回复，1.如果不校准，流过右边电流源PMOS和NMOS的电流不也是始终相等吗？没有其他路径有电流
2.有没有文章可以详细看看？
3.这种校准实际能提升多少dB ref spur?
4.怎么搭建testbench验证能校准到合适的值？

zxkl317408 · 发表于 2024-10-8 13:46:54

你这个比较器的输入和时序还有关系，比机器的+端初始值是多少

tanborui123 · 发表于 2024-10-8 15:04:54

充电与放电是独立的过程，你直接打开两个电流源外面又不接负载，那电流当然只有一个，不然KCL怎么成立？文章或者教科书多得是关于cp匹配的讨论，做法也很多。能提升多少取决于你的电路设计，仿真的话直接跑transient之后对输出做fft分析

xq19901211 · 发表于 2024-10-8 20:43:40

zxkl317408 发表于 2024-10-8 13:46
你这个比较器的输入和时序还有关系，比机器的+端初始值是多少

这个不知道

xq19901211 · 发表于 2024-10-8 20:44:33

tanborui123 发表于 2024-10-8 15:04
充电与放电是独立的过程，你直接打开两个电流源外面又不接负载，那电流当然只有一个，不然KCL怎么成立？文 ...

电流源不接负载，Vout才接负载

tanborui123 · 发表于 2024-10-9 09:39:32

xq19901211 发表于 2024-10-8 20:44
电流源不接负载，Vout才接负载

。。。肯定是vout接负载啊。。。就这个意思

xq19901211 · 发表于 2024-10-9 12:01:20

tanborui123 发表于 2024-10-9 09:39
。。。肯定是vout接负载啊。。。就这个意思

我不明白这里通过调电流源Vds 有什么意义

[求助] PLL CP的校准

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。