大size的CMOS开关，容易发生Latchup么？

catherine_xxp · 发表于 2024-9-23 15:15:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 catherine_xxp 于 2024-9-24 08:50 编辑

咨询一下业界大牛，如果尺寸较大的CMOS开关，NMOS/PMOS 紧挨着Layout，但是各自的B端引出不太好，容易发生Latchup么？如果容易发生，那触发的机理是什么？

这个开关距离IO PAD很近，但是并未有任何电路上的连接。而且就是测试开关附近IO的负电流Latchup时，会发生Latchup。

wkp1992101 · 发表于 2024-9-23 15:36:21

就单看Nmos；根据你的描述，大尺寸意味着，开启的瞬间，Drain（C）端到Source(E)端有大电流；大尺寸器件其漏电流也比较可观，会通过PW（E）到P+到地(PW到P+的电阻为Rpex)。意思就是PW的电压也不是0，是Isub*Rpex。你看看NMOS的寄生NPN管是不是正好导通了0.0。

jinpeng.li · 发表于 2024-9-23 16:37:09

各自包环嘛，过LUP的DRC就可以了

catherine_xxp · 发表于 2024-9-23 17:52:57

本帖最后由 catherine_xxp 于 2024-9-23 17:54 编辑

jinpeng.li 发表于 2024-9-23 16:37
各自包环嘛，过LUP的DRC就可以了

各自包环，但是NMOS、PMOS之间的Ring没用通过CNT连接到M1，所以B的连接不好。
没有这方面的Latchup rule

catherine_xxp · 发表于 2024-9-23 17:56:51

本帖最后由 catherine_xxp 于 2024-9-23 18:01 编辑

wkp1992101 发表于 2024-9-23 15:36
就单看Nmos；根据你的描述，大尺寸意味着，开启的瞬间，Drain（C）端到Source(E)端有大电流；大尺寸器件其 ...

你这样分析，寄生NPN确实是可以导通。

我们现在就是IO拉负电流的时候，容易发生Latchup（这个CMOS开关就靠近IO，但是跟IO没有电路上的连接），现在在分析latchup产生的机理。

如果寄生NPN导通的话，它这个也锁不住。只要我IO触发Latchup的激励撤掉，它就恢复正常了。但是我们测试下来，它这个是能锁住的