大size的CMOS开关，容易发生Latchup么？

catherine_xxp · 发表于 2024-9-24 09:18:05

gratwo 发表于 2024-9-24 09:06
可否发一个包括IO在内的版图？不要metal layer

登录/注册后可看大图

catherine_xxp · 发表于 2024-9-24 09:19:51

gratwo 发表于 2024-9-24 09:09
目前看，极有可能是IO处的载流子串到开关区域，IO区域和开关区域形成了latch

抱歉，Layout不太好发出来。我画了个示意图，您先看看有参考价值么？

gratwo · 发表于 2024-9-24 09:28:02

catherine_xxp 发表于 2024-9-24 09:19
抱歉，Layout不太好发出来。我画了个示意图，您先看看有参考价值么？

IO是普通的GGNMOS和GGPMOS结构吗？只截一下IO的 guardring也可以

gratwo · 发表于 2024-9-24 09:31:41

从目前的信息来推断，IO的PMOS版图相关的部分大概率有问题。

根据你的CMOS开关信息，无法判断IO的NMOS版图有没有问题

catherine_xxp · 发表于 2024-9-24 09:38:39

本帖最后由 catherine_xxp 于 2024-9-24 09:40 编辑

gratwo 发表于 2024-9-24 09:28
IO是普通的GGNMOS和GGPMOS结构吗？只截一下IO的 guardring也可以

对的，就是GGNMOS和GGPMOS，两个ESD Buffer中间除了各自的Bulk Ring之外，还增加了两道Ring

就开关附近的IO容易发生Latchup，其他地方的IO Latchup是过的。用的ESD都是一样的架构和Layout。

gratwo · 发表于 2024-9-24 09:52:16

catherine_xxp 发表于 2024-9-24 09:38
对的，就是GGNMOS和GGPMOS，两个ESD Buffer中间除了各自的Bulk Ring之外，还增加了两道Ring

就开关附近的 ...

GGN，GGP 的 AA space？
AA到 bulk ring space？

gratwo · 发表于 2024-9-24 09:54:08

catherine_xxp 发表于 2024-9-24 09:38
对的，就是GGNMOS和GGPMOS，两个ESD Buffer中间除了各自的Bulk Ring之外，还增加了两道Ring

就开关附近的 ...

IO、IO之间，guard ring是否连续？

catherine_xxp · 发表于 2024-9-24 10:23:20

gratwo 发表于 2024-9-24 09:54
IO、IO之间，guard ring是否连续？

这个Guard ring Metal连接成环的。

gratwo · 发表于 2024-9-24 20:42:16

catherine_xxp 发表于 2024-9-24 10:23
这个Guard ring Metal连接成环的。

那么就确认了，是esd pmos和cmos开关形成了bjt通路

catherine_xxp · 发表于 2024-9-25 09:54:38

gratwo 发表于 2024-9-24 20:42
那么就确认了，是esd pmos和cmos开关形成了bjt通路

距离不算近，也会形成通路么？

[求助] 大size的CMOS开关，容易发生Latchup么？