大size的CMOS开关，容易发生Latchup么？

gratwo · 发表于 2024-9-25 10:18:44

catherine_xxp 发表于 2024-9-25 09:54
距离不算近，也会形成通路么？

我看不到你IO与cmos之间的版图情况
从目前的信息来看，只有这个可能性。

gratwo · 发表于 2024-9-25 16:48:45

catherine_xxp 发表于 2024-9-25 09:54
距离不算近，也会形成通路么？

少数载流子能跑很远，没有措施几百um不在话下

catherine_xxp · 发表于 2024-9-25 17:30:36

gratwo 发表于 2024-9-25 16:48
少数载流子能跑很远，没有措施几百um不在话下

好的，谢谢你

！我再看看分析分析

gratwo · 发表于 2024-9-25 19:30:51

catherine_xxp 发表于 2024-9-25 17:30
好的，谢谢你！我再看看分析分析

客气了
很乐意帮忙

sunnyliu · 发表于 2024-9-26 16:01:50

gratwo 发表于 2024-9-24 20:42
那么就确认了，是esd pmos和cmos开关形成了bjt通路

没有可能是开关的PMOS和IO的NMOS吗？前面有提到是负电流的时候LU的

sunnyliu · 发表于 2024-9-26 16:03:16

本帖最后由 sunnyliu 于 2024-9-26 16:04 编辑

catherine_xxp 发表于 2024-9-24 09:19
抱歉，Layout不太好发出来。我画了个示意图，您先看看有参考价值么？

能画一下类似示意图吗

Pswitch/Nswitch/Pio/Nio这种吗？
把四个器件的相对位置给出来。默认情况应该是Nio在芯片的最外面，Pio是有可能靠近Switch的

[求助] 大size的CMOS开关，容易发生Latchup么？