thermal pad的连接

zikelee

请教一下硅基BCD工艺的一个问题，当芯片被导电胶贴在封装的框架上，框架是连接到外部thermal pad的。是否可以认为P-substrate是可靠的电连接到外部的thermal pad吗？整个substrate都因为p掺杂成为一个导电的通路，还是只有浅层形成p掺杂电阻很小，而深层由于掺杂无法达到，基本纯硅状态，所以电阻很大，所以P-substrate到外部thermalpad是一个高阻状态？

爱上鱼汤

坐等大哥解释。

说下我的理解，前面一句是指封装外形是 exposed pad封装形式吧。
后面是指芯片晶圆加工工艺问题吧，P-substrate是指P沉底吧，但我的理解，一般Si Wafer 总厚度775um，有效的电路只是Top层10几um吧，所以就算减薄到200um，100um，大部份还是Bare Si，应该还是高阻态吧。

zikelee

爱上鱼汤 发表于 2024-9-18 15:46
坐等大哥解释。

说下我的理解，前面一句是指封装外形是 exposed pad封装形式吧。

谢谢站友的回复。

这两天仔细学习了一下。个人理解如下，希望大师们多指点。
就一般CMOS工艺，一般使用P-substrate的wafer，这个应该是在wafer生产过程中就进行了掺杂，猜测是用气体？所以一般CMOS的P-substrate不是fab在纯硅上再注入产生的。而是fab在P-type的wafer上直接生产。一般CMOS的P-Substrate电阻率是1~30Ω.cm。所以个人理解裸片通过带银浆的胶固定在frame上，进而连接到thermal pad是有电气连接的，但考虑各种情况下P-substrate的电阻，应该等效于通过一个电阻联到衬底，所以如果考虑低阻有效连接，还是要使用bongding wire单独达到框架上。

cd1992

接着2楼问下，多大电阻率以上算高阻态？
PSUB 775um都是8-12 ohm.cm，跟最上面几um器件区比自然算高阻，但是8~12正常算不上高阻吧？

爱上鱼汤

cd1992 发表于 2024-9-19 14:11
接着2楼问下，多大电阻率以上算高阻态？
PSUB 775um都是8-12 ohm.cm，跟最上面几um器件区比自然算高阻，但 ...

是的，按这个标准其实不算高的。


我看网上高阻值晶圆 通常在100kΩ到10GΩ之间

zikelee

cd1992 发表于 2024-9-19 14:11
接着2楼问下，多大电阻率以上算高阻态？
PSUB 775um都是8-12 ohm.cm，跟最上面几um器件区比自然算高阻，但 ...

就我的了解，对于Wafer，针对生产不同用途的芯片，掺杂是不同的，针对RF的芯片，调整掺杂，wafter的电阻就很高，为了降低噪声；而我所说的值是参考资料中针对CMOS Logic器件的wafer的P-Substrate电阻。

yesmyboy1

请问wafer电阻能让fab晶圆厂那边提供吗？

cd1992

yesmyboy1 发表于 2024-9-20 13:32
请问wafer电阻能让fab晶圆厂那边提供吗？

可以提供，但是FAB得数据也是晶圆厂家提供的

Peter_Gym

yesmyboy1 发表于 2024-9-20 13:32
请问wafer电阻能让fab晶圆厂那边提供吗？

Raw Wafer 的RS,可以让Fab 端提供,一般P sub 应该在20左右

Peter_Gym

cd1992 发表于 2024-9-19 14:11
接着2楼问下，多大电阻率以上算高阻态？
PSUB 775um都是8-12 ohm.cm，跟最上面几um器件区比自然算高阻，但 ...

8-12应该是带EPI 的吧