在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: MISU

[求助] 带隙前后仿差距,什么不提也有问题

[复制链接]
 楼主| 发表于 2024-9-14 16:52:00 | 显示全部楼层
本帖最后由 MISU 于 2024-9-14 16:54 编辑


demonhunter 发表于 2024-9-14 16:14
不像BJT问题。可能是电阻问题。


请问下不是根据R2和R1的比值来调节温度系数吗,有没有可能版图中被拆开的R2阻值发生了改变,如果LVS过了的话,会不会有这种可能性
发表于 2024-9-29 11:39:15 | 显示全部楼层
这种问题很好debug啊,把BGR分成几个小的模块,比如:电流源做一个cell,bjt做一个cell,电阻做一个cell,启动电路做一个cell,运放又是一个cell,分别对这些cell一个一个的后提取带入整体仿真看看哪个出问题了。
 楼主| 发表于 2024-9-29 15:58:23 | 显示全部楼层


hardmany 发表于 2024-9-29 11:39
这种问题很好debug啊,把BGR分成几个小的模块,比如:电流源做一个cell,bjt做一个cell,电阻做一个cell, ...


嗯嗯  谢谢,最后就是版图里面的实际电阻不够,最后加电阻解决的

点评

LVS过了怎么会实际电阻不够?  发表于 2024-10-9 08:39
 楼主| 发表于 2024-10-10 21:16:13 | 显示全部楼层


MISU 发表于 2024-9-29 15:58
嗯嗯  谢谢,最后就是版图里面的实际电阻不够,最后加电阻解决的


具体不清楚,就是每次后仿正温度系数会大于负温度系数。所以在版图中调节比例电阻

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:11 , Processed in 0.017856 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表