带隙前后仿差距，什么不提也有问题

傒苏 · 发表于 2024-9-13 20:23:34

看看MOS管的阈值变化，哪些部分敏感些

MISU · 发表于 2024-9-13 22:20:28

傒苏发表于 2024-9-13 20:23
看看MOS管的阈值变化，哪些部分敏感些

请问这个有什么说法吗？ 我刚刚分别吧BG的电阻和BJT分别用理想器件做后仿真，可输出电压还是小了一样的值。
很奇怪，输出结果随温度负变化不是应该bjt没匹配好吗，1:8也是很简单的匹配，可是用理想器件代替还是一样，可否详细说说

lodestar6666 · 发表于 2024-9-13 23:09:45

用NO RC提取，看一下是不是某些器件提取错误。
很多时候是cellmap文件有问题，提取的电阻数出错。

jacky_ru2004 · 发表于 7 天前

看看电路图里和提出来的网表里的电阻的串并联关系，你就会发现问题了

傒苏 · 发表于 7 天前

MISU 发表于 2024-9-13 22:20
请问这个有什么说法吗？我刚刚分别吧BG的电阻和BJT分别用理想器件做后仿真，可输出电压还是小了一样的值 ...

后仿只提NoRC的话相当于在前仿基础上加入版图效应，比如楼上所说的WPE和LOD，还有OSE和PSE等等。我目前了解的是这些效应会影响MOS管的阈值电压，我先前画过很紧凑的一版BG，NMOS离N阱太近了，导致阈值电压增大了好多。温度系数变为负的无非是VBE温度系数变大了，或者说电阻比例变小了，我建议你把正温度系数和负温度系数部分前后仿结果放在一块对比看看。

傒苏 · 发表于 7 天前

MISU 发表于 2024-9-13 22:20
请问这个有什么说法吗？我刚刚分别吧BG的电阻和BJT分别用理想器件做后仿真，可输出电压还是小了一样的值 ...

你说的“分别用理想器件做后仿真”怎么执行的，还有你的版图照，不太能看懂哪一部分对应哪些电阻。

wkp1992101 · 发表于 7 天前

，很简单的，在NoRC提取的网表基础上，你把关键的器件用前仿真的网表替掉，再做后仿真。很容易就定位到是哪个器件了。

JiahuiShen · 发表于 7 天前

应该是楼上说的WPE和LOD效应引起的DC问题，1.你可以查看后仿运放的输入两点电压的vos是否过大？2.查找输入管对、尾电流管对等本来应该电流相等的，后仿偏差较大的电流3.找到之后查看对应版图的位置，可以选择加dummy或者提高匹配度等方式减小WPE和LOD效应

Slience-xsw · 发表于 7 天前

跑dc 跟电容没太大关系看着像大工艺应该是LOD效应前仿管子参数SA SB和版图保持一致其次版图poly左右加dummy

demonhunter · 发表于 7 天前

建议用calibreview后仿，No RC时方便比较前后节点电压差异。有没可能丢了一两个bjt？我们碰到过版图过孔打少了，后仿电路两个bjt居然float了，多打点过孔又能正常认出来了。

[求助] 带隙前后仿差距，什么不提也有问题

站长推荐 /2