postmarkeco

IRIS_1

这个via23gen也改了，但是数据没有变化

IRIS_1

IRIS_1 发表于 2024-9-14 11:13
这种孔，前面三个在tf 里面能直接找到，目前看来是正常的，[图片]

Via23没改成功，尺寸不对

IRIS_1

存在感 发表于 2024-9-14 11:07
metal 3 不是不改吗？为什么需要改metal3？

--- via 定义 里面有几个语段 你看看是否全部改好了。

现在via23数据上出现了两种尺寸，前面三种是目前新工艺的，在tf里面是直接定义的，其他的是viagen 出来了，没有根据tf的改动而变化，via的大小和metal enclose 都是原来工艺上的信息

handsomeli

1. 如果是前面有几层freezen的话，改动的层和新增的层重绕不行吗

IRIS_1

handsomeli 发表于 2024-9-14 11:48
1. 如果是前面有几层freezen的话，改动的层和新增的层重绕不行吗

想过，不过能不重绕还是不想重绕

存在感

IRIS_1 发表于 2024-9-14 12:24
想过，不过能不重绕还是不想重绕

有几个问题需求你澄清 ，澄清后才能确定怎么做

1.目前这个case 的postmarkeco指的是什么？ 是流片后回来 mask 大部分不改只改metal1 和增加一层via 和 新增一层top metal 的mask 。如果不是 具体是什么情况
2. 为什么说是新工艺？如果是换了工艺 底层器件lib 是不一样的 需要重新PR，如果器件级一样，只是换了 metal介质 那 对应的寄生参数文件也是有差异的需要替换后检查时序是否受影响。
3. 如果是换工艺且增加metal 的话应该很好的处理的，依据推算 原先是3层metal 那么加到四层 是很轻松可以完成的。

存在感

IRIS_1 发表于 2024-9-14 11:36
现在via23数据上出现了两种尺寸，前面三种是目前新工艺的，在tf里面是直接定义的，其他的是viagen 出来了 ...

lle.tf 文件有不同段定义 对via 来说，主要是分两种情况，一个是走线时 生成的via ，一种是电源网络时 生成的via 。他们外围定义的金属包围宽度是需要在生成过程中读取算法才能自己刷新。

handsomeli

存在感 发表于 2024-9-14 14:26
有几个问题需求你澄清 ，澄清后才能确定怎么做

1.目前这个case 的postmarkeco指的是什么？ 是流片后回来  ...

按照他的意思，底层应该没动，不然只能rerun pr。 其实我让他重绕部分层就是这个意思，如果工艺和via层定义都变了，时序肯定变了，重绕就是要刷新RC并且能做一些timing优化。还有什么比这个更方便更保险的呢？

handsomeli

IRIS_1 发表于 2024-9-14 12:24
想过，不过能不重绕还是不想重绕

不重绕，怎么保证时序，即使部分mask已锁定，其他层也可以做重绕啊，直接修改physical然后sta迭代不更费时间？你这种不是真正的metal eco， 更简单。你的concern点在哪里？

IRIS_1

存在感 发表于 2024-9-14 14:26
有几个问题需求你澄清 ，澄清后才能确定怎么做

1.目前这个case 的postmarkeco指的是什么？ 是流片后回来  ...

就是baselayer 不动，A1改版，增加了m4，金属层和孔都动了，tf用的是新的文件。