刚开始做PLL，模拟类的，请教论坛各位前辈，有啥建议吗？

its_aleix

刚开始接触PLL，目前知道公司要做Ring VCO的CPPLL，用在自己的芯片里面 ，频率大概在几百M

看了一些基本的知识，比如《CMOS集成锁相环电路》这本书的前几章节，对于PLL的基本原理，以及不同分类都已经了解。感觉PLL综合性挺强，对于下一步怎么走，想请教一下论坛的各位前辈。
目前部门是要给我一个现成的PLL，然后边仿边学，那除开上述的基础知识之外，在仿真的过程中，还应该接触哪些东西来更快速成长呢？

亻可白

似曾相识

its_aleix

亻可白 发表于 2024-8-26 11:49
似曾相识

请前辈指导

mismatch24

用在什么方向？

its_aleix

mismatch24 发表于 2024-8-26 14:17
用在什么方向？

我目前了解的项目中，应该是频综，给后续模块做时钟电路的。

然后确认不是射频中的那种LC，我们这边就是做Ring VCO的PLL，不集成大电感。（一开始我还看《射频微电子学》这本书，后来发现用的不是那种）

亻可白

its_aleix 发表于 2024-8-26 14:07
请前辈指导

首先对于环路的整体传函要有个概念，每个重要指标的决定因素和影响因素要会推导，环路带宽的大小？带内相噪的水平？如果是小数那么量化噪声的抬高？以及如何去改善，每个模块的优化，改善的同时是否会引入别的性能恶化？这一块一块都需要去把握清晰的。还有整个环路噪声的建模，jitter是否能够满足我的应用目标？最好的一个学习方式就是自己动手去实践，自己尝试做一个环，有些东西你不在自己设计的过程中是不会有一个深刻的体验的，遇到了问题以后再去参考你学习的电路，他们是如何解决的，是否还有你自己的优化想法，要去思考，不要单纯的仿真。

its_aleix

亻可白 发表于 2024-8-26 16:41
首先对于环路的整体传函要有个概念，每个重要指标的决定因素和影响因素要会推导，环路带宽的大小？带内相 ...

好的！！谢谢前辈指导，我现在也是在看《CMOS集成锁相环电路设计》，里面的一些公式推导起来也有些吃力，特别是对于传递函数的理解，感觉始终差点意思，后续拿现成的项目进行仿真学习，再慢慢实践前辈说的这些方面。

14102227

可以看看这两篇关于LPF的设计文档
1、An Analysis and Performance Evaluation of a passive Filter Design Technique for Charge Pump Phase-Locked Loops
2、PLL Basics-Loop Filter Design

its_aleix

14102227 发表于 2024-8-27 17:01
可以看看这两篇关于LPF的设计文档
1、An Analysis and Performance Evaluation of a passive Filter Design ...

谢谢前辈推荐，已下载，晚上就看看